[发明专利]点阵式VFD显示屏保护电路

摘要

一种点阵式VFD显示屏保护电路，包括电阻R1、电容C1、三极管Q1、电阻R4、电容C2、电阻R5、电阻R7和三极管Q2；CPU发出的周期性时钟信号CLKA通过电阻R1及电容C1隔直耦合电容控制三极管Q1的基极；+5V电源与三极管Q1的发射极连接，三极管Q1的集电极通过电阻R4与电容C2连接；三极管Q1的集电极通过电阻R4、电阻R5与三极管Q2的基极连接；+5V电源通过电阻R7与三极管Q2的集电极连接，三极管Q2的集电极与点阵式VFD显示屏的开关引脚BKGO连接，三极管Q2的发射极BKG与CPU的I/O脚连接。利用控制点阵式VFD显示屏的时钟脚CLKA一直是稳定的周期性脉冲信号，通过判断这条时钟线的有无结合保护电路及CPU来控制显示屏的开关引脚BKG，从而控制显示屏的开与关。

主权项

一种点阵式VFD显示屏保护电路，其特征在于：包括电阻R1、电容C1、三极管Q1、电阻R4、电容C2、电阻R5、电阻R7和三极管Q2；CPU发出的周期性时钟信号CLKA通过电阻R1及电容C1隔直耦合电容控制三极管Q1的基极；+5V电源与三极管Q1的发射极连接，三极管Q1的集电极通过电阻R4与电容C2连接；三极管Q1的集电极通过电阻R4、电阻R5与三极管Q2的基极连接；+5V电源通过电阻R7与三极管Q2的集电极连接，三极管Q2的集电极与点阵式VFD显示屏的开关引脚BKGO连接，三极管Q2的发射极BKG与CPU的I/O脚连接；CPU通过发出的周期性时钟信号CLKA控制三极管Q1的导通；三极管Q1导通后，+5V电源通过三极管Q1及电阻R4给电容C2充电；电容C2再通过电阻R5控制三极管Q2的导通；当保护电路接收到CPU发出的CLKA信号时，CPU的I/O脚发出低电平把三极管Q2的发射极BKG电位拉低，使与三极管Q2集电极连接的开关引脚BKGO为低电平，此时VFD屏正常显示工作；当机器处于待机状态时，CPU的I/0脚输出高电平，将三极管Q2的发射极BKG电位拉高，使与三极管Q2集电极连接的开关引脚BKGO为高电平，显示屏关闭；当正常机器关机或突然掉电时，保护电路接收的周期性时钟信号CLKA为低电平，此时三极管Q1、Q2截止，此时因为+5V电源有大电容储电的原因还是高电平，那么与三极管Q2集电极连接的开关引脚BKGO就为高电平，马上关掉了显示。