[发明专利]线内寄存器文件位单元无效
| 申请号： | 201210017263.4 | 申请日： | 2012-01-19 |
| 公开（公告）号： | CN102623044A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | R·拉玛拉朱 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 秦晨 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及线内寄存器文件位单元。公开了一种SRAM位单元的架构，该架构被描述为具有带有共享至少第一位线对(23、24)和字线信号(25)的上拉晶体管(N6、N7)的专用读端口(N0/N1/N6，N3/N4/N7)，由此给6T SRAM架构提供分离的数据存取读路径使得读端口被连接用于在读操作期间在不暴露存储器单元的情况下驱动单元读节点以及在写操作期间充当写端口。 | ||
| 搜索关键词： | 寄存器 文件 单元 | ||
【主权项】：
一种存储器，包括：按行和列来布置的多个存储器单元；沿行方向排布的多个字线；沿列方向排布用于读取和写入存储器单元数据的多个位线对；以及沿列方向排布的多个写使能线；其中所述多个存储器单元包括静态随机存取存储器(SRAM)单元，所述SRAM单元包括：存储器单位，包括两个交叉耦接的反相器，用于将数据存储于第一和第二内部节点；两个数据存取器件，分别耦接至所述第一和第二内部节点，并控制所述交叉耦接的反相器以使得能够在提供给所述SRAM单元的写使能线的控制之下从一对外部节点写入数据；以及两个读端口器件，分别连接在所述第一和第二内部节点与提供给所述SRAM单元的位线对之间，以使得在所述数据存取器件被截止时能够在提供给所述SRAM单元的字线的控制之下从所述存储器单位读出数据，其中每一个读端口器件包括与外部节点耦接的上拉器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210017263.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种对企业进行评估的方法
- 下一篇：一种面向输出的多屏拼接系统网络传输技术
