[发明专利]一种用于高速和高精度模数转换器的时钟产生电路

摘要

本发明公开了一种用于高速和高精度模数转换器ADC的时钟产生电路。所述时钟产生电路包括：一个低噪声放大整形电路、一个脉宽控制器、一个带脉宽校准的延迟锁定环、一个双相不交叠时钟产生电路、一个时钟缓冲器；带脉宽校准的延迟锁定环内设计了一个带脉宽调整的压控延迟线，它基于一个包含M个相同改进延迟单元的级联组来实现时钟信号延时和脉宽控制；带脉宽校准的延迟锁定环和双相不交叠时钟产生电路共同构成了延时控制和脉宽调整环路，即能实现ADC采样电路和量化器工作时序沿同步，又能实现对输入时钟占空比稳定处理。本发明的技术方案，降低了对ADC驱动电路的带宽要求，减小了系统设计的难度和功耗，提高了ADC量化器的实现精度。

主权项

一种用于高速和高精度模数转换器ADC的时钟产生电路，其特征在于，该电路包括：一个低噪声放大整形电路、一个脉宽控制器、一个带脉宽校准的延迟锁定环、一个双相不交叠时钟产生电路、一个时钟缓冲器；所述低噪声放大整形电路，对ADC的低压差分时钟输入信号CKip、CKin进行处理，产生低抖动的标准逻辑电平脉冲信号Ks，并输出给带脉宽校准的延迟锁定环和脉宽控制器；所述脉宽控制器，用于根据所述信号Ks和所述双相不交叠时钟产生电路输出的时钟信号f1，产生采样时钟cks输出给ADC采样电路；所述带脉宽校准的延迟锁定环，用于根据所述信号Ks和双相不交叠时钟产生电路输出的时钟信号f1、f2，产生延时和脉宽控制电压，并对所述信号Ks进行延迟控制和脉宽调整，产生时钟信号ck输出给所述双相不交叠时钟产生电路；所述双相不交叠时钟产生电路，用于对所述时钟信号ck进行双相不交叠处理，产生双相不交叠时钟f1和f2，并将时钟f1和f2输出给时钟缓冲器，同时反馈给所述带脉宽校准的延迟锁定环，其中，时钟f1同时输出给所述脉宽控制器；所述时钟缓冲器，用于对所述时钟信号f1和f2进行缓冲驱动，产生时钟信号f1b和f2b输出给ADC量化器。