[发明专利]基于两级片上缓存的可变长度指令集的预解码装置

摘要

一种基于两级片上缓存的可变长度指令集的预解码装置，包括数据回填缓冲器、第二级高速缓存和第一级高速缓存，以及并行指令预解码单元，用于将获取的指令数据按照最短指令长度划分，并对每一个划分后数据块按照可变长度指令集中所有指令长度格式对所需信息进行并行解码，将该预解码信息合并指令数据块送入第一级高速缓存中；预解码数据封装单元，用于通过指令pc确定当前指令数据块中的第一条指令位置，并通过指令长度标识位确定数据块中的所有指令的指令边界，按照指令边界选择对应指令的预解码信息并舍弃预解码信息中的多余解码信息，封装为按照指令的预解码信息。本发明在满足时序要求下能获取更多有用解码信息、提升处理器性能。

主权项

一种基于两级片上缓存的可变长度指令集的预解码装置，所述预解码装置包括：数据回填缓冲器，用于缓存来自片外的指令数据；第二级高速缓存，用于存储指令数据；第一级高速缓存，用于存储指令数据和预解码信息；其特征在于：所述预解码装置还包括：并行指令预解码单元，用于从第二级高速缓存或数据回填缓冲器中选择指令数据块作为输入，将获取的指令数据按照最短指令长度划分，并对每一个划分后数据块按照可变长度指令集中所有指令长度格式对所需信息进行并行解码，并产生预解码信息，所述预解码信息包括所有长度指令的正确解码信息和长度整数倍于最短指令长度指令的冗余解码信息，将该预解码信息合并指令数据块送入第一级高速缓存中；预解码数据封装单元，用于通过指令pc确定当前指令数据块中的第一条指令位置，并通过指令长度标识位确定数据块中的所有指令的指令边界，按照指令边界选择对应指令的预解码信息并舍弃预解码信息中的多余解码信息，封装为按照指令的预解码信息。