[发明专利]时钟生成电路有效
| 申请号： | 201110251385.5 | 申请日： | 2011-08-26 |
| 公开（公告）号： | CN102386892A | 公开（公告）日： | 2012-03-21 |
| 发明（设计）人： | 浦纯也 | 申请（专利权）人： | 雅马哈株式会社 |
| 主分类号： | H03K3/02 | 分类号： | H03K3/02 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李宝泉;周亚荣 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种时钟生成电路。该时钟生成电路包括：第一分频器；环路单元，其具有第二分频器并且生成输出时钟，所述输出时钟与第一分频器的基准时钟相位同步并且具有基准时钟F倍的频率；时钟切换单元，其在多个输入时钟中选择一个输入时钟并且将所选择的输入时钟提供到第一分频器；以及时序控制单元。时序控制单元根据时钟选择信息的切换来切换时钟选择命令，切换输入时钟的数目R的设定和输出时钟的数目F的设定中的至少一个，并且在切换设定之后开始使用第一分频器的计数操作和使用第二分频器的计数操作。 | ||
| 搜索关键词： | 时钟 生成 电路 | ||
【主权项】：
一种时钟生成电路，包括：第一分频器，所述第一分频器在每当计数R个(R是整数)输入时钟时输出基准时钟；环路单元，所述环路单元包括第二分频器，所述第二分频器在每当计数F个(F是整数)输出时钟时输出反馈时钟，并且通过基于所述基准时钟和所述反馈时钟之间的相位误差控制输出时钟的频率来生成输出时钟，所述输出时钟与所述基准时钟相位同步并且具有所述基准时钟F倍的频率；时钟切换单元，所述时钟切换单元在多个输入时钟中选择由时钟选择命令所指定的一个输入时钟并且将所选择的输入时钟提供到所述第一分频器；以及时序控制单元，所述时序控制单元根据指定所述输入时钟的时钟选择信息的切换来切换用于所述时钟切换单元的时钟选择命令，切换用于将一个基准时钟输出到所述第一分频器的输入时钟的数目R的设定和用于将一个反馈时钟输出到所述第二分频器的输出时钟的数目F的设定中的至少一个，以及开始使用所述第一分频器对在切换设定之后的与所设定的数目R相对应的输入时钟的计数操作和使用所述第二分频器对在切换设定之后的与所设定的数目F相对应的输出时钟的计数操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于雅马哈株式会社，未经雅马哈株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110251385.5/，转载请声明来源钻瓜专利网。
- 上一篇：图像处理装置、图像处理方法以及图像处理系统
- 下一篇：单端至平衡带通滤波器
