[发明专利]基于FPGA的AES加密芯片设计方法及嵌入式加密系统

摘要

本发明公开了一种基于FPGA的AES加密芯片的设计方法，它是针对嵌入式系统需求而设计的，即可以以固体芯片的形式使用，也可以以软件模块的方式使用。同时支持ECB，CBC，CTR三种操作模式，可完成AES所有标准的加密和解密。对字节替换和密钥扩展采用查表的优化算法，并提出了列混合的优化结构，在保证运算速度下节约了器件资源。利用FPGA自带的双端口可配置RAM作为信息与密钥的缓存，解决其他器件或设备与FPGA通信的时序和数据存储问题。采用存储总线方式与FPGA接口并为安全可靠通信加入CRC检错。所述AES加密芯片具有安全性高、加解密速度快、器件资源要求低、成本低等优点，可广泛应用于智能卡系统，ATM取款机，无线局域网，无线传感器网等信息技术产业中。

主权项

一种AES加密芯片的设计方法，在芯片内部设计如下部分：接口存储区模块，用于实现加密芯片对外部给入信息及内部待传出信息的存储，分为两类，一类是RAM型，另一类是寄存器型，接口存储区模块不仅完成存储功能，而且同时用来解决外部数据总线与AES加解密数据处理宽度不同的矛盾，其中密钥RAM、初始向量IV和初始计数器CTR0的RAM可进行掉电初始化，从而保证不必要的密钥重复读写，与此同时RAM作为数据缓存器，能解决ARM与FPGA间存储总线频率与FPGA本身工作时钟频率不同的矛盾，避免因速度不一致而丢失数据；接口控制模块，用于控制明文、密文、密钥初始向量IV和初始计数器CTR0、各个模式类型及CRC代码的装载过程，加密结果、解密结果的输出过程，AES算法、CRC算法及模式选择的执行过程；AES算法模块，完成对明文的AES标准的加密操作及对密文的AES标准的解密操作；CRC算法模块，完成对传入和传出信息的验证，避免加密芯片与外界进行数据信息交互时产生错误的传输；模式选择模块，对AES加密标准、加密与解密过程、操作模式及CRC校验模式的选择和确定。