[发明专利]基于LUT级演化硬件的三模异构冗余容错方法

摘要

本发明涉及演化硬件及容错技术领域，尤其涉及一种基于LUT级演化硬件的三模异构冗余容错方法。本发明构造一种基于LUT实现的基本逻辑单元，并由这些基本逻辑单元组成虚拟可重构电路；使用软硬件协同的遗传算法自动搜索满足条件的三个配置串；通过硬件内部产生的激励信号，对三块目标电路的不断地输入数据，从而使三模异构冗余模块处于一种硬件内部运行状态；以按键中断的形式，往虚拟可重构电路中模拟的注入一些故障，用来观测系统的检错、容错和自修复流程。本发明具有良好的可扩展性，能够丰富目标电路的多样性，提高了整个冗余容错系统的容错能力。

主权项

一种基于LUT级演化硬件的三模异构冗余容错方法，其特征在于：（1）在FPGA上实现三模异构冗余容错的IP核，该步骤包括：通过LUT，由配置串决定逻辑单元之间的布线连接方式和逻辑单元要实现的具体功能；把某一个配置串配置到虚拟可重构电路时，该虚拟可重构电路代表了某一个特定功能的目标电路；将三块虚拟可重构电路并联，且将其输出端通过表决电路联系起来，从而形成三模异构冗余；再将三个目标电路的输出与表决电路的输出连接形成检错电路；（2）基于MicroBlaze软核CPU实现软硬件协同的遗传算法，该步骤包括：①随机产生初始化种群，种群中的每一个个体都为了一个电路的配置串；②将目标电路的真值表存放到RAM中；③将种群中的每一个个体下载到虚拟可重构电路进行在线评估；④在步骤③完成了对所有个体的评估之后，找出是否有满足要求的个体，即该个体所对应的最终输出结果中“1”的个数等于目标电路真值表的行数；⑤如果没有满足要求的个体，则需要产生新的种群，否则至第⑥步；⑥如果找到了满足要求的个体，则重新进行步骤1，直至最终找到了三个满足要求的个体，结束；（3）软硬件协同实现对三个异构目标电路的初始化及以后的修复工作，该步骤包括：① 将三个配置串，分别写入到三个虚拟可重构电路之中；② 运行于MicroBlaze软核CPU上软件部分停止；③ 三个虚拟可重构电路的输入端连接到了硬件上的激励信号，该激励信号是用硬件描述语言写的一小段代码，其作用是不断地产生目标电路的真值表的输入部分；④ 激励信号产生的数据被输入到虚拟可重构电路之中，然后将运算的结果通过表决电路输出；⑤ 检错电路输出结果中如果某一位为“1”则表示该位置所对应的虚拟可重构电路上的目标电路，出现了故障；⑥ 当检测出某一个电路模块出现故障后，将自动启动软件部分，在那块出现错误的虚拟可重构电路上进行方法2的运行流程，而此时只需重新找出一个合适的配置串，并对出错的那个虚拟可重构电路进行重配置，从而实现该模块的自修复；（4）通过硬件中断来模拟错误的注入，观测系统的运行及调试，该步骤包括：①实现按钮的中断IP核；②当按下一个按钮时，便随机产生某一种类型的错误，错误类型分别为：常0、常1、不变、翻转；③将以上错误代码，分别注入到虚拟可重构电路的随机一块LUT之上，用来改变该LUT的输出值，从而影响整个电路的输出值；④当某一个逻辑单元被配置串改变了其内部状态后，系统的输出结果就有可能改变。