[发明专利]一种高端容错计算机原型验证系统及验证方法无效
| 申请号： | 201110051252.3 | 申请日： | 2011-03-03 |
| 公开（公告）号： | CN102122259A | 公开（公告）日： | 2011-07-13 |
| 发明（设计）人： | 王恩东;胡雷钧;李仁刚 | 申请（专利权）人： | 浪潮（北京）电子信息产业有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 栗若木;王漪 |
| 地址： | 100085 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种高端容错计算机原型验证系统及验证方法，该系统包括多个单结点原型验证系统和一个互连路由器芯片组，所述多个单结点原型验证系统之间经所述互连路由器芯片组互联，其中，所述单结点原型验证系统包括：计算板，为一4路紧耦合计算板；芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列芯片，共同承载1个结点控制器的逻辑；互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。该系统在保证系统性能及可靠性的基础上，提高了系统互连芯片组协议验证覆盖率，降低了项目验证开销。 | ||
| 搜索关键词： | 一种 高端 容错 计算机 原型 验证 系统 方法 | ||
【主权项】：
一种高端容错计算机原型验证系统，其特征在于，包括多个单结点原型验证系统和一个互连路由器芯片组，所述多个单结点原型验证系统之间经所述互连路由器芯片组互联，其中：所述单结点原型验证系统包括：计算板，为一4路紧耦合计算板；芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮（北京）电子信息产业有限公司，未经浪潮（北京）电子信息产业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110051252.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种控制扩展串口的方法及装置
- 下一篇：一种触摸屏键盘及汉字输入方法
