[实用新型]一种BiCMOS采样保持电路

摘要

本实用新型涉及一种BiCMOS采样保持电路，它包括一用于接收第一、第二输入信号的输入缓冲级、分别与该输入缓冲级连接的并分别用于输出第一、第二输出信号的第一、第二输出缓冲级、并联连接在所述输入缓冲级与第二输出缓冲级之间的第一采样电容和第一至第三电流开关以及并联连接在所述输入缓冲级与第一输出缓冲级之间的第二采样电容和第四至第六电流开关，所述第一至第六电流开关均为NMOS管。本实用新型既具有双极型电路快速、输入失调电压低和大电流驱动能力的优点，又具备CMOS电路低功耗和高集成度的特性，从而能够满足高速高精度ADC芯片的工作需求，可以广泛应用于高速A/D转换器模块和IP核设计。

主权项

一种BiCMOS采样保持电路，它包括一用于接收第一、第二输入信号的输入缓冲级、分别与该输入缓冲级连接的并分别用于输出第一、第二输出信号的第一、第二输出缓冲级、并联连接在所述输入缓冲级与第二输出缓冲级之间的第一采样电容和第一至第三电流开关以及并联连接在所述输入缓冲级与第一输出缓冲级之间的第二采样电容和第四至第六电流开关，所述输入缓冲级包括串联的第一三极管和第三三极管以及串联的第二三极管和第四三极管，其中，所述第一三极管和第二三极管的发射极连接后接地，所述第三三极管和第四三极管的基极和集电极连接至一外部电源，其特征在于，所述第一至第六电流开关均为NMOS管，所述第一至第三电流开关的源极相连接地，且第一、第二电流开关的栅极相连，所述第四至第六电流开关的源极相连接地，且第四、第五电流开关的栅极相连。