[发明专利]一种通用阵列信号处理板无效
| 申请号： | 201010614329.9 | 申请日： | 2010-12-21 |
| 公开（公告）号： | CN102073346A | 公开（公告）日： | 2011-05-25 |
| 发明（设计）人： | 高一文 | 申请（专利权）人： | 北京镭航世纪科技有限公司 |
| 主分类号： | G06F1/16 | 分类号： | G06F1/16 |
| 代理公司： | 北京理工大学专利中心 11120 | 代理人： | 张利萍;高燕燕 |
| 地址： | 100081 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明为一种通用阵列信号处理板，属于信号处理领域。包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，内存及闪存模块由SDRAM和FLASH存储器构成，电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。该信号处理板避免了共享总线，大大减小了总线的数据传输量，有效缓解了总线竞争。 | ||
| 搜索关键词： | 一种 通用 阵列 信号 处理 | ||
【主权项】：
一种通用阵列信号处理板，包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其特征在于：其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，其中每片FPGA与2片DSP互连，通过内建的双口RAM实现cPCI总线与DSP的数据交换和指令控制，1片CPLD用于完成内存空间的地址分配；内存及闪存模块由SDRAM和FLASH存储器构成，其中每个DSP的64位总线无缝连接4片32M×16位SDRAM，FLASH存储器用于完成DSP根节点的程序加载；电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京镭航世纪科技有限公司，未经北京镭航世纪科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010614329.9/，转载请声明来源钻瓜专利网。
- 上一篇：红外线遥控信号自动发射方法及其系统
- 下一篇：危险品铁路运输环境应力监测系统
