[发明专利]一种用于调度通信系统的时钟检测方法

摘要

本发明公开了一种用于调度通信系统的时钟检测方法。该方法包括：时钟状态检测电路，用于完成时钟故障的检测；时钟状态保存和CPU读取电路，一旦时钟状态故障，时钟状态能保存直到CPU读走后，故障态才能清除，解决漏检的问题；时钟检测门限和精度可通过CPU设置。本时钟检测方法结构简单、参数调整灵活、检测精度高、通过保存功能解决漏检的问题。

主权项

一种用于调度通信系统的时钟检测方法，其特征在于，通过时钟状态检电路、时钟状态保存与CPU读电路实现；其中，时钟状态检测电路包括若干D触发器和加法计数器，其中第四触发器(F0DFF)把输入的时钟进行二分频，第一D触发器(D3A)、第二D触发器(D3B)和其后的第一与门(AND1)组成的电路作为下降沿检测电路，只要出现下降沿，则相应地产生一个正脉冲；所述加法计数器的计数时钟是第二参考信号(CLK_REF2)，所述加法计数器的清零端由前级所述的正脉冲控制，高电平有效，只要有正脉冲信号，计数器将被清零，使计数器加不到设定的数值；所述时钟状态检测电路的第三D触发器(DOG3)，其输出代表所述检测电路的输出状态；其置位端来自于前级所述的正脉冲，高电平有效；其输入端D接低电平；其时钟是由所述加法计数器的输出引入，上升沿有效；时钟状态保持与CPU读取电路包括读片选信号产生电路、若干D触发器、与门，其中第五D触发器(DOG5)保存时钟状态的历史信息，只有CPU读取后，所述历史信息才能清除；第六D触发器(D1A)、第七D触发器(D1B)及其后的第二与门(AND2)对读片选信号(READ_CLOCK_STATUS)进行处理，在读片选信号有效结束后产生一个正脉冲，此正脉冲对第五D触发器(DOG5)进行置位，完成了CPU读后清状态的过程。