[发明专利]一种内存测试系统

摘要

本发明提供了一种内存测试系统，其可解决高速度内存接口及同步动态随机存取内存(SDRAM)所引起的测试问题。该内存测试系统中各个硬件的模式可独立地分别设定，进而可组合出多样性的测试样型，可执行可程序不同负载的测试、实际实例测试、及写入反馈测试。同时，本发明的写入反馈测试可独立地测试内存控制器，其可测试嵌入至一集成电路中的内存控制器而无需与实体的SDRAM进行通信。此外，在集成电路验证阶段，本发明技术能够分析及区别产生问题点系在集成电路内部或集成电路外部、及测试写入命令及读出命令。

主权项

一种内存测试系统，其特征在于，包含：至少一同步动态随机存取内存，用以储存数据；一系统总线，用以传送一主动装置的系统总线命令；一同步动态随机存取内存控制器，用以处理所述系统总线命令，进而产生符合所述同步动态随机存取内存所规范的标准命令；一高速脚位，连接至所述同步动态随机存取内存控制器，并经由印刷电路板的电路路径连接至所述同步动态随机存取内存，用以收送该同步动态随机存取内存的电信号；以及一可程序不同负载的测试系统，用以对所述同步动态随机存取内存产生测试命令，其中，所述可程序不同负载的测试系统进一步包含：一模式缓存器控制器，用以选择及配置所述可程序不同负载的测试系统的测试模式；一可程序不同负载的命令序列产生器，连接至所述模式缓存器控制器及所述同步动态随机存取内存控制器，依据所述模式缓存器控制器的配置，进而产生一可程序不同负载的命令序列及通用型命令序列；一可程序不同负载的命令地址产生器，连接至所述模式缓存器控制器及所述同步动态随机存取内存控制器，依据所述模式缓存器控制器的配置，进而产生一可程序不同负载的命令地址及通用型命令地址；一可程序不同负载的数据突发长度产生器，连接至所述模式缓存器控制器及所述同步动态随机存取内存控制器，依据所述模式缓存器控制器的配置，进而产生一可程序不同负载的数据突发长度及通用型数据突发长度；一可程序不同负载的写入数据背景产生器，连接至所述模式缓存器控制器及该同步动态随机存取内存控制器，依据所述模式缓存器控制器的配置以产生一可程序不同负载的写入数据背景及通用型写入数据背景；以及一读出数据背景检查器，连接至所述模式缓存器控制器及该同步动态随机存取内存控制器，用以依据所述模式缓存器控制器的配置以检查所述同步动态随机存取内存控制器所输出的读出数据。