[发明专利]带隙基准电路

摘要

本发明提出一种带隙基准电路，在现有带隙基准电路的基础上增加一个支路，支路包括第五CMOS、第六CMOS和第七CMOS，第五CMOS的源极、第六CMOS的源极、第七CMOS的源极相连，第五CMOS的漏极、第六CMOS的漏极和第七CMOS的栅极相连，第五CMOS的栅极和电路中的放大器的输出端相连；第八CMOS、第九CMOS、第十CMOS和第十一CMOS，第九CMOS的栅极、第九CMOS的源极、第十CMOS的栅极、第十一CMOS的源极相连，第十CMOS的源极和放大器的输出端相连，本发明在现有的带隙基准电路上增加一个支路，用于提高该带隙基准电路的转换速度。

主权项

一种带隙基准电路，包括：第一CMOS、第二CMOS、第三CMOS和第四CMOS，所述第一CMOS的源极、所述第二CMOS的源极、所述第三CMOS的源极和所述第四CMOS的源极相连，所述第一CMOS的基极、所述第二CMOS的基极和所述第三CMOS的基极相连；第一三极管和第二三极管，所述第一三极管的集电极、基极和所述第二三极管的集电极、基极均接地，所述第一三极管的发射极和所述第一CMOS的漏极相连，所述第二三极管的发射极和所述第二CMOS的漏极相连；放大器，所述放大器的输出端和所述第一CMOS的基极、所述第二CMOS的基极、所述第三CMOS的基极和所述第四CMOS的漏极均相连，所述放大器的正极输入端连接第一电阻后接地，所述放大器的负极输入端连接第二电阻后接地；其特征在于：所述带隙基准电路还包括：第五CMOS、第六CMOS和第七CMOS，所述第五CMOS的源极、所述第六CMOS的源极、所述第七CMOS的源极均和所述第一CMOS的源极相连，所述第五CMOS的漏极、所述第六CMOS的漏极和所述第七CMOS的栅极相连，所述第五CMOS的栅极和所述放大器的输出端相连；第八CMOS、第九CMOS、第十CMOS和第十一CMOS，所述第八CMOS的漏极、所述第九CMOS的漏极、所述第十CMOS的漏极和所述第十一CMOS的漏极均接地，所述第九CMOS的栅极、所述第九CMOS的源极、所述第十CMOS的栅极、所述第十一CMOS的源极相连，所述第十CMOS的源极和所述放大器的输出端相连。