[发明专利]内置式线路测试方法无效
| 申请号： | 201010180835.1 | 申请日： | 2010-03-17 |
| 公开（公告）号： | CN101943735A | 公开（公告）日： | 2011-01-12 |
| 发明（设计）人： | S·布亚 | 申请（专利权）人： | 塔莱斯公司 |
| 主分类号： | G01R31/02 | 分类号： | G01R31/02 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 张扬;王英 |
| 地址： | 法国耐伊市*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种廉价的内置式线路测试方法，该方法呈现出有限的假报警率。本发明还提出一种线路测试方法，该方法能够以良好的性能级别确定所测得故障的原因。本发明还提供能够实现所发明的方法的线路。 | ||
| 搜索关键词： | 内置 线路 测试 方法 | ||
【主权项】：
用于测试包括可编程逻辑电路(2)的输入/输出引脚(3)的线路(5)的方法，所述线路(5)包括：从该输入/输出引脚(3)延伸到外围元件(4)的至少一条独立线(1)，所述输入/输出引脚(3)能够处在逻辑高电平或者处在与该逻辑高电平相反的逻辑低电平，所述方法包括以下步骤：‑在初始驱动时刻(tpi)和最终驱动时刻(tpf)之间，用于驱动该输入/输出引脚(3)的步骤，在该步骤中在该输入/输出引脚(3)的接线端施加驱动电压(UP)，其特征在于该方法还包括以下步骤：‑从最终驱动时刻(tpf)起用于测量该输入/输出引脚(3)的电平的步骤，在该步骤期间不再驱动该引脚并且在该步骤期间在至少一个测量时刻(tMi)针对该输入/输出引脚(3)记录下测得的逻辑电平(LMi)，‑在该(相应)测量时刻将测得的逻辑电平(LMi)与理论逻辑电平相比较，在该理论逻辑电平时该输入/输出引脚(3)应当处于该(相应)测量时刻(tMi)而没有任何线路故障，‑当在测量时刻测得的至少一个逻辑电平与所述测量时刻的理论逻辑电平不同时，线路故障被检测出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于塔莱斯公司，未经塔莱斯公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010180835.1/，转载请声明来源钻瓜专利网。
- 上一篇：用于光刻的组合物和方法
- 下一篇：内部自检查电阻桥和方法
