[发明专利]一种基于FPGA的高速信号采集存储及回放装置

摘要

本发明公开一种基于FPGA的高速信号采集存储及回放装置，本装置由信号调理电路、高速A/D转换电路、FPGA处理单元、SDRAM存储器、NAND FLASH存储阵列、USB2.0通讯单元以及上位机软件组成。采集模式下，模拟信号经信号调理电路后通过高速A/D转换电路转换为数字信号，FPGA处理单元将数字信号缓存并用LZW算法进行无损压缩后写入NANDFLASH存储阵列。信号回放模式下，FPGA将数据从NAND FLASH读出并通过USB2.0通讯单元发送至上位机，上位机软件实现对数据的接收解析及相关分析处理。

主权项

一种基于FPGA的高速信号采集存储及回放装置，包括信号调理电路、高速A/D转换电路、FPGA处理单元、SDRAM存储器、NAND FLASH存储阵列、USB2.0通讯单元以及上位机，其中所述信号调理电路用于将从外界采集到的模拟信号进行调理，所述高速A/D转换电路用于将上述调理过的模拟信号转化为数字信号，所述SDRAM存储器用于缓存上述数字信号，所述NAND FLASH存储阵列用于存储经过处理的上述数字信号以及上位机指定的采样频率、每个采样段的时间长度，所述USB2.0通讯单元用于将FPGA处理单元发送到端口的数据通过USB总线传输至上位机以及解析上位机软件发送的控制命令以及采样频率、每个采样段的时间长度，并输出相应的控制信号以及数据信息到FPGA处理单元，所述上位机能够通过软件控制接收USB2.0通讯单元发送的数据包并解析，将不同的通道数据保存至文件以及将其描绘的曲线显示在界面上进行分析处理，其特征在于所述FPGA处理单元包括工作模式选择开关，使得该单元可以选择工作于信号采集模式下或者信号回放模式下，其中在信号采集模式下，所述FPGA处理单元用于控制A/D采样，并将转换得到的数字信号缓存至所述SDRAM高速数据存储器，之后采用LZW算法对缓存在SDRAM存储器中的数字信号进行无损压缩后写入NAND FLASH存储阵列，在信号回放模式下，FPGA处理单元将数据从NAND FLASH读出并通过USB2.0通讯单元发送至上位机进行回放。