[实用新型]一种格雷互补码的产生电路

摘要

本实用新型涉及一种格雷互补码的产生电路，用于产生码长为2ⁱ的格雷互补码，i为自然数，其特征在于：包括一数据位数为M的存储器，该存储器内预先保存有码长为2ⁱ的互为格雷互补码的两组格雷码序列，并且该存储器的大小至少为2ⁱ⁺¹/M；一计数器，该计数器的位数为log₂(2ⁱ⁺¹/M)；一移位寄存器，该移位寄存器的数据位数也为M；其中，所述存储器、所述计数器、所述移位寄存器的Clock引脚均输入周期为码元宽度的时钟信号，所述计数器的数据输出端与所述存储器的地址引脚相连，所述存储器的数据输出端与所述移位寄存器的数据输入端相连，所述移位寄存器的数据输出端即输出码长为2ⁱ的格雷互补码。本实用新型的优点在于：不存在时钟偏移、稳定性好，并且不需要消耗较多的FPGA资源。

主权项

1、一种格雷互补码的产生电路，用于产生码长为2ⁱ的格雷互补码，i为自然数，其特征在于：包括一数据位数为M的存储器，该存储器内预先保存有码长为2ⁱ的互为格雷互补码的两组格雷码序列，并且该存储器的大小至少为一计数器，该计数器的位数为一移位寄存器，该移位寄存器的数据位数也为M；其中，所述存储器、所述计数器、所述移位寄存器的Clock引脚均输入周期为码元宽度的时钟信号，所述计数器的数据输出端与所述存储器的地址引脚相连，所述存储器的数据输出端与所述移位寄存器的数据输入端相连，所述移位寄存器的数据输出端即输出码长为2ⁱ的格雷互补码。