[实用新型]一种基于硬件的嵌入式系统程序执行安全增强模块无效
| 申请号: | 200920105085.4 | 申请日: | 2009-01-15 |
| 公开(公告)号: | CN201364577Y | 公开(公告)日: | 2009-12-16 |
| 发明(设计)人: | 王翔;雷伟 | 申请(专利权)人: | 北京航空航天大学 |
| 主分类号: | G06F21/22 | 分类号: | G06F21/22 |
| 代理公司: | 北京慧泉知识产权代理有限公司 | 代理人: | 王顺荣 |
| 地址: | 100191北京市海淀*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种基于硬件的嵌入式系统程序执行安全增强模块,它由一个存储器组和一个信息分析比较逻辑电路组成。所述存储器组是由3个静态随机存储器构成,其主要功能是存储监控模型和堆栈映射存储;所述信息分析比较逻辑电路是模块的主控制部分,它接收外部的处理器输出的程序计数器信号,调用存储器组的信息,对嵌入式处理器的实时运行控制流行为的合法性进行判定;它由信息调用、监控比较、堆栈映射3个功能电路组成。存储器组与信息分析比较逻辑电路之间的数据信号端口、地址信号端口及读写控制信号端口进行互连。该模块通过对处理器执行路径信息的分析,判定其执行行为的合法性,由此可以阻止任何被判定为非法的执行行为。它增强了系统程序的安全性。 | ||
| 搜索关键词: | 一种 基于 硬件 嵌入式 系统 程序 执行 安全 增强 模块 | ||
【主权项】:
1、一种基于硬件的嵌入式系统程序执行安全增强模块,其特征在于:该模块由一个存储器组和一个信息分析比较逻辑电路组成;所述存储器组是由3个静态随机存储器SRAM1,SRAM2和SRAM3构成,SRAM1存储监控模型中的函数信息,SRAM2存储监控模型中的基本块信息,SRAM3存储堆栈映射信息;3个静态存储器没有互连的接口;所述信息分析比较逻辑电路是模块的主控制部分,它接收外部的处理器输出的程序计数器信号,它由信息调用、监控比较和堆栈映射3个功能电路组成;存储器组与信息分析比较逻辑电路之间的数据信号端口、地址信号端口及读写控制信号端口进行互连,信息分析比较逻辑电路通过输出读写控制信号及地址信号到存储器组,以对存储器组的相应地址进行读写控制;数据信号则是一个双向信号,对于存储器组和信息分析比较逻辑电路而言,它可以是输入信号也可能是输出信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200920105085.4/,转载请声明来源钻瓜专利网。
- 上一篇:空调防盗告警器
- 下一篇:一种DSP芯片扩展LCD模块接口系统





