[发明专利]一种传输流生成装置

摘要

一种传输流生成装置，包括FPGA装置、SDRAM装置、晶振装置和FLASH存储器装置，FPGA装置包括处理器接口装置、指令参数译码寄存器装置、MPEG2数据包加工装置、SDRAM控制器装置以及第一、第二、第三FIFO装置、串/并转换装置、PLL装置、SPI_OUT装置和ASI_OUT装置；通过数据类型鉴别装置控制视频和声音文件的交替传输，并将两个独立的纯声音和纯视频文件按照一定的规则合成为一个即含声音又含图象的数据流，并通过MPEG2数据包加工装置进行数据加工，从而提供一种处理速度快，节省内存空间，节目源丰富，形成无限连续的数据流，无图像抖动、残损和声音间断的一种传输流生成装置。

主权项

1. 一种传输流生成装置，包括FPGA装置(81)、SDRAM装置(82)、晶振装置(83)和FLASH存储器装置，所述SDRAM装置(82)用于存储相应的节目数据；所述晶振装置(83)用于提供输入时钟；所述FLASH存储装置用于存储FPGA硬件配置程序，在接通电源时进行加载；所述FPGA装置(81)包括处理器接口装置(807)、指令参数译码寄存器装置(808)、SDRAM控制器装置(81b)以及第一FIFO装置(828)、串/并转换装置(830)、第二FIFO装置(829)、PLL装置(824)、第三FIFO装置(827)、SPI_OUT装置(826)和ASI_OUT装置(825)；所述处理器接口装置(807)用于接收ARM数据，通过对地址进行译码，将节目数据和指令参数分离；所述指令参数译码寄存器装置(808)用于对图象播放开始地址、图象播放结束地址、声音播放开始地址、声音播放结束地址、PCR增量、PTS增量、DTS增量、APTS增量进行译码和保存；所述SDRAM控制器装置(81b)用于对SDRAM装置(82)进行初始化，接收所述处理器接口装置(807)和所述指令参数译码寄存器(808)传来的数据、参数和指令，完成对所述SDRAM装置(82)的数据写入和读出操作；所述第一FIFO装置(827)用于将SDRAM控制器装置(81b)传来的数据包进行缓冲；所述串/并转换装置(830)用于将所述第一FIFO装置(827)传来的宽度为24比特的数据转换成3个8比特的数据；所述第二FIFO装置(829)用于对上述串/并转换装置(830)传来的数据包进行缓冲，并送到下一装置；所述PLL装置(824)用于对晶振装置(83)提供的时钟信号进行锁相，产生系统工作所需的时钟；所述第三FIFO装置(827)用于将数据进行缓冲，并输出出去；所述SPI_OUT装置(826)用于接收所述第三FIFO装置(827)传来的数据，并转化成SPI格式的数据输出；所述ASI_OUT装置(825)用于接收所述第三FIFO装置(827)传来的数据，并转化成ASI格式的数据输出；其特征在于，所述FPGA装置(81)还包括MPEG2数据包加工装置(81a)，所述SDRAM控制器装置(81b)中还设置有数据类型鉴别装置(806)；所述数据类型鉴别装置(806)用于在所述SDRAM控制器装置(81b)中的第一状态机装置(806)控制下，实现视频和声音数据的交替传输，使两个独立的纯声音和纯视频文件按照一定的规则合成为一个即含声音又含图象的数据流，并将数据流中的数据包发送到所述第一FIFO装置(828)进行输出。所述MPEG2数据包加工装置(81a)用于接收所述第二FIFO装置(829)传来的数据包，并将数据包进行加工，对参数进行实时修改，形成符合MPEG2标准的连续的数据流，送到所述第三FIFO装置(827)输出。