[发明专利]一种独立调节两相脉宽的不交叠时钟产生电路

摘要

一种独立调节两相脉宽的不交叠时钟产生电路属于不交叠时钟产生电路领域，其特征在于，含有：在可产生提前时钟的两相不交叠时钟产生电路的CLK2前有一个延时单元，其输入接输入时钟信号，输出接与非门的一个输入端CLK2。该延时单元可用于独立调节PH1和PH2的脉冲宽度。当参数满足T_D≤T_D1+T_D2时，时钟PH1脉宽为T/2-T_D2-T_D，时钟PH2脉宽为T/2-T_D2+T_D。PH1与PH2不交叠时间为T_D2。时钟PH1E先于PH1下降T_D2，时钟PH2E先于PH2下降T_D2。当T_D1＝T_D2时，可使PH1E与PH1同时上升，PH2E与PH2同时上升。本发明具有两相不交叠时钟的脉宽、不交叠时间，提前时钟上升沿可调节的优点。

主权项

1. 一种独立调节两相脉宽的不交叠时钟产生电路其特征在于，含有：7个反相器(B1、B2、B3、B4、B5、B6、B7)、2个与非门(G1、G2)、2个PMOS管(M1、M2)、4个NMOS管(N1、N2、N3、N4)以及5个延时电路(DLY1、DLY2、DLY3、DLY4、DLY5)：所述第一反相器(B1)的输入端和所述第三延时单元(DLY3)的输入端连接输入时钟CLK。所述第一与非门(G1)，设有两个输入端，分别与所述第一反相器(B1)的输出端(CLK1)、所述第五反相器(B5)的输出端相连，还设有一个输出端，该输出端同时连接到所述第一延时电路(DLY1)的输入端、所述第一PMOS管(M1)的栅极和所述第一NMOS管(N1)的栅极，所述第二与非门(G2)，设有两个输入端，分别与所述第三延时单元(DLY3)的输出端(CLK2)、所述第三反相器(B3)的输出端相连，还设有一个输出端，该输出端同时连接到所述第二延时电路(DLY2)的输入端、所述第二PMOS管(M2)的栅极和所述第四NMOS管(N4)的栅极，所述第一延时电路(DLY1)，设有一个输出端，连接到所述第二NMOS管(N2)的栅极，还连接到所述第二反相器(B2)的输入端，该第二反相器(B2)的输出端输出第一个不交叠提前时钟(PH1E)，所述第二延时电路(DLY2)，设有一个输出端，连接到所述第三NMOS管(N3)的栅极，还连接到所述第七反相器(B7)的输入端，该第七反相器(B7)的输出端输出第二个不交叠提前时钟(PH2E)，所述第一PMOS管(M1)，源极接电源，漏极与所述第一NMOS管(N1)的源极连接后再与所述第四延时电路(DLY4)的输入端相连，而该第一NMOS管(N1)的漏极与所述第二NMOS管(N2)的源极相连，而该第二NMOS管(N2)的漏极接地，所述第二PMOS管(M2)，源极接电源，漏极与所述第四NMOS管(N4)的源极连接后再与所述第五延时电路(DLY5)的输入端相连，而该第四NMOS管(N4)的漏极与所述第三NMOS管(N3)的源极相连，而该第三NMOS管(N3)的漏极接地，所述第四延时电路(DLY4)，输出端与所述第三反相器(B3)的输入端相连，而该第三反相器(B3)的输出端连接到所述第四反相器(B4)的输入端，该第四反相器(B4)的输出端输出第一个不交叠时钟(PH1)，所述第五延时电路(DLY5)，输出端与所述第五反相器(B5)的输入端相连，而该第五反相器(B5)的输出端连接到所述第六反相器(B6)的输入端，该第六反相器(B6)的输出端输出第二个不交叠时钟(PH2)，当所述第三延时电路(DLY3)的延时TD、第一延时电路(DLY1)或第二延时电路(DLY2)的延时TD1、以及第四延时电路(DLY4)或第五延时电路(DLY5)的延时TD2满足条件TD<＝TD1+TD2时，所述两相不交叠时钟PH1脉冲宽度为：T/2-TD2-TD，所述两相不交叠时钟PH2脉冲宽度为：T/2-TD2+TD，所述两相不交叠时钟PH1与PH2不交叠时间为：TD2，所述两相不交叠提前时钟PH1E上升沿到达时间-PH1上升沿到来时间＝TD1-TD2，PH1E下降沿先于PH1下降沿TD2，所述两相不交叠提前时钟PH2E上升沿到达时间-PH2上升沿到来时间＝TD1-TD2，PH2E下降沿先于PH2下降沿TD2，其中T为输入50％占空比时钟的周期。