[发明专利]基于非规则比特级缩短的多元码速率兼容方法

摘要

本发明公开了一种基于非规则比特级缩短的多元码速率兼容方法，主要解决现有符号级缩短方法生成的速率兼容码误码率性能不佳的问题。其步骤为：1)依据目标码率，计算需要删除的信息比特个数；2)将基于GF(2^m)的校验矩阵H转化为对应的二进制等价矩阵H_B；3)计算二进制等价矩阵H_B的度分布，将所有列按照有效列重从小到大的次序进行排序；4)选择对有效列重小的列所对应的比特进行删除操作，并相应标记；5)重复操作步骤3～4，直至符合删除比特的个数K_s，达到目标码率。本发明具有比传统方法生成的速率兼容码误码率低的优点，可用于各种需要降低码率的通信系统。

主权项

1. 一种基于非规则比特级缩短的多元码速率兼容方法，包括如下步骤：1)依据目标码率R′，计算需要删除的信息比特个数其中N为母码的符号长度，K为信息符号长度，m为每个符号中的比特个数；2)在任意伽罗华域GF(2m)中，利用域元素的多项式：f(x)＝a0+a1x+a2x2+...+xm和二进制等价矩阵B将基于GF(2m)的校验矩阵H转化为对应的二进制等价矩阵HB；3)计算二进制等价矩阵HB的度分布，并将所有列按照有效列重从小到大的次序进行排序；4)选择对有效列重小的列所对应的比特进行删除操作，并相应标记；5)重复操作步骤3)～4)，直至符合删除比特的个数Ks，达到目标码率。