[发明专利]一种SHA－256算法硬件实现方法

摘要

本发明涉及优化实现安全散列算法SHA－256方法。本发明所要解决的技术问题是，提供一种缩短关键路径的SHA－256算法硬件实现方法。本发明为解决上述技术问题所采用的技术方案是，一种SHA－256算法硬件实现方法，8个中间变量a、b、c、d、e、f、g、h在一个周期内同时由组合逻辑电路根据上一次的迭代计算产生，在此基础上，引入辅助变量使关于中间变量T1t分散到多路并行运算。本发明的有益效果是，将复杂的计算中间变量a和e的过程分成几个并行的计算，缩短关键路径，提高了电路工作频率，使得数据吞吐率也得到大大提高。

主权项

1.一种SHA-256算法硬件实现方法，8个中间变量a、b、c、d、e、f、g、h在一个周期内同时由组合逻辑电路根据上一次的迭代计算产生，$T_{1t}=h_{t-1}+{\Sigma }_1^{\left(256\right)}\left(e_{t-1}\right)+\mathrm{Ch}(e_{t-1},f_{t-1},g_{t-1})+K_t^{\left(256\right)}+W_t$ T_{2t}={\Sigma }_0^{\left(256\right)}\left(a_{t-1}\right)+\mathrm{Maj}(a_{t-1},b_{t-1},c_{t-1})ht＝gt-1\; gt＝ft-1\; ft＝et-1\; et＝dt-1+T1\; dt＝ct-1\; ct＝bt-1\; bt＝at-1\; at＝T1+T2\; 时间变量t\in (0，63)，其特征在于，引入辅助变量使关于中间变量T1t的运算分散到多路并行运算。$$