[发明专利]CDMA系统内码片速率处理的方法和装置有效
申请号: | 200810095840.5 | 申请日: | 2002-05-03 |
公开(公告)号: | CN101262247A | 公开(公告)日: | 2008-09-10 |
发明(设计)人: | A·艾格瓦尔;J·H·林 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H04B1/707 | 分类号: | H04B1/707 |
代理公司: | 上海专利商标事务所有限公司 | 代理人: | 陈斌 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了以硬件有效方式增加指解调能力的技术。在一方面,I和Q采样被移位入可平行访问的移位寄存器。多个码片采样从移位寄存器被访问并经平行操作以在每一周期生成信道的多个码片结果。这些多码片结果可经累加并在码元界限上输出到码元速率处理器。移位寄存器访问、计算以及累加的调度可以按排为使得硬件被时间共享以支持大量信道。在另一方面,大量信道的定时跟踪可以通过移位寄存器组的信道特定索引而被容纳。这些方面连同不同的其它方面,提供了多个信道的硬件有效码片速率处理能力以及这些信道部署方面的高度灵活性。 | ||
搜索关键词: | cdma 系统 内码 速率 处理 方法 装置 | ||
【主权项】:
1.一种处理多个信道的指前端,其特征在于包括:移位寄存器,用于接收I和Q采样并对其移位,其中多个I和Q采样可以平行的方式访问;平行和计算器,用于接收多个I和Q采样并生成I和Q结果;累加器,用于对每个活动信道在一个部分累加内将I和Q结果累加,并有条件地根据与活动信道相关的扩展因子在码元界限上输出部分累加;进度安排器,用于控制移位寄存器、平行和计算器以及累加器,使得它们时间共享从而为多个信道的每一个生成码元;采样处理器,用于从以平行方式访问的多个采样中生成多个被处理的采样,所述采样处理器包括一个用扩展码的片段对所访问的采样进行解扩展的解扩展器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810095840.5/,转载请声明来源钻瓜专利网。