[实用新型]低功耗无交叠四相时钟电路

摘要

本实用新型公开一种低功耗无交叠四相时钟电路，其特征在于包括：第一组合逻辑模块，用于接收主时钟信号并输出与主时钟信号同相或反相的四个时钟信号；一时序逻辑模块，接收所述四个时钟信号作为内部锁存器的时钟输入，并输出四个分频时钟信号；第二组合逻辑模块，用于接收所述四个分频时钟信号，并输出相邻时钟之间相位相差90°的四相时钟。本实用新型的有益效果在于：利用门电路自身的延时来实现时钟无交叠，电路结构简单，可靠性高，性能好，功耗低，面积小，成本低。

主权项

1. 一种低功耗无交叠四相时钟电路，其特征在于所述四相时钟电路包括：第一组合逻辑模块，用于接收主时钟信号(clk)并输出与主时钟信号同相或反相的四个时钟信号(CK1N、CK1P、CK2N、CK2P)；一时序逻辑模块，接收所述四个时钟信号(CK1N、CK1P、CK2N、CK2P)作为内部锁存器的时钟输入，并输出四个分频时钟信号(PH1、PH1_、PH2、PH2_)；第二组合逻辑模块，用于接收所述四个分频时钟信号(PH1、PH1_、PH2、PH2_)，并输出相邻时钟之间相位相差90°的四相时钟(Q1、Q2、Q3、Q4)。