[实用新型]一种新型数字电路与系统实验平台

摘要

本实用新型公开了一种数字电路与系统实验平台，包括CPLD、FPGA/CPLD核心目标板、CPLD与FPGA/CPLD核心目标板连接，CPLD分别与MCU和分立元件自助实验区连接，CPLD输出端与第二显示模块输入端电连接，键盘输出端与CPLD的输入端连接，MCU与逻辑笔模块连接，MCU的输出端与第一显示模块输入端连接，FPGA/CPLD核心目标板与RAM电连接，FPGA/CPLD核心目标板的输入端与高速AD转换器的输出端电连接，FPGA/CPLD核心目标板输出端与高速DA转换器输入端电连接，能满足数字单元电路、小规模数字系统实验，还适合设计较大规模数字电子系统，以及模拟与数字混合系统实验的需要。

主权项

1.一种新型数字电路与系统实验平台，包括CPLD、FPGA/CPLD核心目标板、所述的CPLD与所述的FPGA/CPLD核心目标板电连接，其特征在于它还包括第一显示模块、第二显示模块、键盘、逻辑笔模块、MCU、分立元件自助实验区、高速AD转换器、高速DA转换器、RAM，所述的CPLD分别与所述的MCU和分立元件自助实验区电连接，所述的CPLD输出端与所述的第二显示模块输入端电连接，所述的键盘的输出端与所述的CPLD的输入端电连接，所述的MCU与所述的逻辑笔模块电连接，所述的MCU的输出端与所述的第一显示模块的输入端连接，所述的FPGA/CPLD核心目标板与所述的RAM电连接，所述的FPGA/CPLD核心目标板的输入端与所述的高速AD转换器的输出端电连接，所述的FPGA/CPLD核心目标板的输出端与所述的高速DA转换器的输入端电连接。