[发明专利]低摆幅差分信号总线传输数字中频的方法和装置

摘要

LVDS低摆幅差分信号总线传输数字中频的方法，前端中频采样处理单元是AD芯片、DSP和FPGA控制芯片组构成的，基带处理是在FPGA内部处理；LVDS差分传输控制单元是由LVDS驱动芯片+FPGA芯片控制组成，由FPGA和LVDS驱动芯片构成的控制器实现双向数据传输，LVDS差分传输控制单元还包括信号处理板和信道板，设有并/串转换发送模块和串/并转换接收模块，两块板通过平衡变换差分电缆连接；在收信工作时，将模拟中频信号经高速A/D采样后的数字信号经中频数字化处理后通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的组帧解帧转换控制，并通过LVDS控制器接口经差分平衡输出到信号处理板。

主权项

1.LVDS低摆幅差分信号总线技术传输数字中频的方法，前端中频采样处理单元是AD芯片、DSP和FPGA控制芯片组构成的，AD芯片的控制由DSP和FPGA配合的方式进行的；基带处理是在FPGA内部处理；LVDS差分传输控制单元是由LVDS驱动芯片+FPGA芯片控制组成，其控制由FPGA内部软件实现，由FPGA和LVDS驱动芯片构成的控制器实现双向数据传输，LVDS差分传输控制单元还包括信号处理板和信道板，设有并/串转换发送模块和串/并转换接收模块，两块板通过平衡变换差分电缆连接；此外，在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。在信道板上，FPGA通过LVDS控制器和信号处理板进行数据交换；在收信工作时，将模拟中频信号经高速A/D采样后的数字信号经中频数字化处理后通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的组帧解帧转换控制，并通过LVDS控制器接口经差分平衡输出到信号处理板；在发信工作时，数据通过平衡电缆传输至信道接收板，在信道接收板内，数据经串/并转换后，送至DSP接口控制电路进行中频数据解调。