[发明专利]使用虚拟层改变物理版图数据的方法无效
| 申请号： | 200710142511.7 | 申请日： | 2007-08-15 |
| 公开（公告）号： | CN101127056A | 公开（公告）日： | 2008-02-20 |
| 发明（设计）人： | 崔丞镐 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G03F1/14 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 | 代理人： | 徐金国;梁挥 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种使用虚拟层改变物理版图数据的方法。该方法编码目标设计并综合用于所编码目标的逻辑。该方法可产生虚拟层，布局逻辑块在适当位置并对其布线用于连接至执行元件。可提取引线电阻值或电容值。可以对物理实施执行时序检查和串扰分析。可检查晶体管的互连和布线是否与电路一致。可检查引线间距和栅长度与预设规格一致性。基于虚拟层可形成掩模。因此，虚拟层在当物理版图数据改变时物理验证之前利用软件生成，其允许使用适合于执行实际工序的晶圆生产线的LVS/DRC，并实现可靠的物理验证。 | ||
| 搜索关键词： | 使用 虚拟 改变 物理 版图 数据 方法 | ||
【主权项】：
1.一种方法，包括如下步骤：对目标设计进行编码，并综合用于所编码目标设计的逻辑；生成虚拟层；在相应的位置上布局逻辑块，并布线所述逻辑块以使其连接至执行元件；提取多个引线电阻值或多个电容值的至少其中之一，并针对物理实施来执行时序检查和串扰分析；检查晶体管的互连和布线是否与电路相匹配，以及检查引线间距和栅长度是否与预设规格一致；以及基于所述虚拟层形成掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710142511.7/，转载请声明来源钻瓜专利网。
