[发明专利]面向异种多处理器的全局编译程序无效
| 申请号： | 200710084826.0 | 申请日： | 2007-02-27 |
| 公开（公告）号： | CN101086710A | 公开（公告）日： | 2007-12-12 |
| 发明（设计）人： | 笠原博德;木村启二;鹿野裕明 | 申请（专利权）人： | 学校法人早稻田大学 |
| 主分类号： | G06F9/45 | 分类号： | G06F9/45;G06F9/46 |
| 代理公司： | 北京银龙知识产权代理有限公司 | 代理人： | 许静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的是无需意识到与异种多处理器的结构一致的并行化，而在短时间内最大限度发挥HCMP1的性能。在异种多处理器系统中，通过用编译程序自动地抽出具有并行性的任务，同时进行从成为处理对象的输入程序抽出能够用专用处理器高效率地处理的部分和处理时间的估计，由此，通过按照PU的特性配置该任务，实施使该多个PU并行、高效率运行的调度。 | ||
| 搜索关键词： | 面向 异种多 处理器 全局 编译程序 | ||
【主权项】：
1.一种面向异种多处理器的全局编译程序，其在具有单一或者多种处理器单元的系统中，从输入程序抽出并行性，生成与所述多个处理器单元对应的目标程序，其特征在于，使计算机执行如下处理：把所述输入程序，在对于所述系统具有的每一种处理器单元预先准备的所述处理器单元专用的代码生成编译程序中，通过解析所述输入程序，抽出在所述每一处理器单元中可执行的程序的部分，生成指示该程序部分的处理处理器信息的处理；进行所述输入程序的解析后抽出该输入程序的并行性，根据所述处理处理器信息，进行对于所述处理器单元的程序部分的分配的处理；和把所述分配的程序部分，作为所述每一处理器单元的输出代码输出的处理。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于学校法人早稻田大学，未经学校法人早稻田大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710084826.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种含有石杉碱甲的缓释小丸制剂及其制备方法
- 下一篇：旋装式滤清器封口结构
