[发明专利]一种AU/VC并行接口处理装置有效
| 申请号： | 200710079535.2 | 申请日： | 2007-02-26 |
| 公开（公告）号： | CN101072080A | 公开（公告）日： | 2007-11-14 |
| 发明（设计）人： | 范艳芳;孙明施 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06;H04J3/16 |
| 代理公司： | 北京安信方达知识产权代理有限公司 | 代理人： | 龙洪;霍育栋 |
| 地址： | 518057广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种AU/VC并行接口处理装置，包括ADD侧接口模块和DROP侧接口模块，所述ADD侧接口模块经配置后可将2位格式输入数据流转换为8位格式输出数据流，将帧头指示输入信号转换为帧头指示输出信号，以及将C1J1/PL指示输入信号转换为C1J1指示输出信号和PL指示输出信号；所述DROP侧接口模块经配置后可按照输入时钟信号将8位格式输入数据流转换为2位格式输出数据流，根据分别C1J1指示输入信号和PL指示输入信号生成帧头指示输出信号，以及将C1J1指示输入信号和PL指示输入信号复用为C1J1/PL指示输出信号。采用本发明，能够大大减少AU/VC并行接口所需占用芯片的管脚数目，使得芯片设计更为容易实现。 | ||
| 搜索关键词： | 一种 au vc 并行 接口 处理 装置 | ||
【主权项】：
1、一种AU/VC并行接口处理装置，包括ADD侧接口模块和DROP接口模块，其中：所述ADD侧接口模块设置有时钟端、2位格式数据输入端、ADD侧帧头指示信号输入端、C1J1/PL指示信号输入端、8位格式数据输出端、ADD侧帧头指示信号输出端、C1J1指示信号输出端和PL指示信号输出端，所述ADD侧接口模块经配置后可将2位格式输入数据流转换为8位格式输出数据流，将ADD侧帧头指示输入信号转换为ADD侧帧头指示输出信号，将C1J1/PL指示输入信号转换为C1J1指示输出信号和PL指示输出信号；所述DROP侧接口模块设置有时钟端、8位格式数据输入端、C1J1指示信号输入端、PL指示信号输入端、2位格式数据输出端、DROP侧帧头指示信号输出端、C1J1/PL指示信号输出端，所述DROP侧接口模块经配置后可将8位格式输入数据流转换为2位格式输出数据流，根据C1J1指示输入信号和PL指示输入信号生成DROP侧帧头指示输出信号，以及将C1J1指示输入信号和PL指示输入信号复用为C1J1/PL指示输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710079535.2/，转载请声明来源钻瓜专利网。
