[发明专利]处理器体系结构有效
| 申请号： | 200610168331.1 | 申请日： | 2006-12-18 |
| 公开（公告）号： | CN101004674A | 公开（公告）日： | 2007-07-25 |
| 发明（设计）人： | 塞哈特·苏塔迪嘉 | 申请（专利权）人： | 马维尔国际贸易有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F13/40;G06T1/20;H04N7/015 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 王怡 |
| 地址： | 巴巴多斯*** | 国省代码： | 巴巴多斯;BB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种处理器体系结构。根据该处理器体系结构的处理系统包括具有N个端口的多端口存储器模块、N条数据通信总线，以及在N条数据通信总线中的相应一条数据通信总线上与N个端口中的相应一个端口进行通信的N个硬件加速模块。所述N个硬件加速模块中的第一个对数据执行第一处理任务并且在所述N条数据通信总线中的第一条上把该数据发送到所述多端口存储器模块。所述N个硬件加速模块中的第二个在所述N条数据通信总线中的第二条上接收来自所述多端口存储器模块的数据并且对该数据执行第二处理任务。其中N是大于一的整数。 | ||
| 搜索关键词： | 处理器 体系结构 | ||
【主权项】：
1.一种数据处理系统，包括：具有N个端口的多端口存储器模块；N条数据通信总线；以及N个硬件加速模块，所述硬件加速模块在N条数据通信总线中的相应一条数据通信总线上与所述N个端口中的相应一个端口进行通信，其中，所述N个硬件加速模块中的第一个对数据执行第一处理任务并且在所述N条数据通信总线中的第一条上把该数据发送到所述多端口存储器模块，所述N个硬件加速模块中的第二个在所述N条数据通信总线中的第二条上接收来自所述多端口存储器模块的所述数据并且对该数据执行第二处理任务，其中N是大于一的整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔国际贸易有限公司，未经马维尔国际贸易有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610168331.1/，转载请声明来源钻瓜专利网。
