[发明专利]一种四象限乘法电路

摘要

本发明公开了一种四象限乘法电路。本发明将抽取滤波后的两路数字信号在同步信号的调制下，并/串转换为一路输入信号之后，仅通过一个由移位单元、第一缓存单元、第二缓存单元、第三缓存单元、第四缓存单元、加法器构成的高通滤波器，对合并后的输入信号进行滤波处理，衰减信号中的直流偏置，然后通过串行乘法器计算输入信号中包括的两路信号的四象限乘积，相对于现有技术中采用两个高通滤波器和多位元乘法器的四象限乘法电路节省了电路成本。而且，本发明中高通滤波器的寄存器只保存输入和输出结果，在满足允许将该滤波器旁路的同时，还因为寄存器中没有存储多余的中间结果，而使得实现本发明的高通滤波器能够达到面积最优。

主权项

1、一种四象限乘法电路，其特征在于，所述四象限乘法电路包括：移位单元、第一缓存单元、第二缓存单元、第三缓存单元、第四缓存单元、加法器和串行乘法器；将经抽取滤波处理后输入的两路信号转换为交替输出的一路信号，所述移位单元，用于接收当前输入信号，并将接收到的信号在同一个同步信号的周期内左移K位输出给所述加法器；所述第一缓存单元，用于接收并存储当前输入信号，并将上一个同步信号的周期内接收并存储的所述输入信号输出给所述第二缓存单元；所述第二缓存单元，用于接收并存储所述第一缓存单元输出的信号，并将上一个同步信号的周期内接收并存储的信号左移K位后，输出给所述加法器；所述第三缓存单元，用于接收并存储所述加法器输出的信号，将上一个同步信号的周期内接收并存储的信号右移K位后输出给所述串行乘法器，将上一个同步信号的周期内接收并存储的信号输出给所述第四缓存单元；所述第四缓存单元，用于接收并存储所述第三缓存单元输出的信号，将上一个同步信号的周期内接收并存储的信号右移K位后输出给所述串行乘法器，将上一个同步信号的周期内接收并存储的信号与预先存储的滤波系数相乘后输出给所述加法器；所述加法器，用于计算所述移位单元输出的信号与所述第四缓存单元输出的信号的和，以及所述和与所述第二缓存单元输出的信号的差，并在同一个同步信号的周期内将计算得到的信号输出给所述第三缓存单元；所述串行乘法器，用于计算所述第三缓存单元输出的信号与所述第四缓存单元输出的信号的四象限乘积并输出。