[发明专利]叠层型陶瓷电子部件的制造方法有效
| 申请号： | 200610146375.4 | 申请日： | 2006-09-30 |
| 公开（公告）号： | CN1941233A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 小岛达也;政冈雷太郎;室泽贵子 | 申请（专利权）人： | TDK株式会社 |
| 主分类号： | H01G4/30 | 分类号： | H01G4/30;H01G4/12;H01G13/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 孙秀武;吴娟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有电介质层和内部电极层的叠层型陶瓷电子部件的制造方法，其中作为用于形成内部电极层的导体糊剂包含至少由导体粒子和陶瓷粉末构成的第1共材料，和由陶瓷粉末构成的、具有比上述第1共材料大的平均粒径的第2共材料；通过使用上述第1共材料的平均粒径是上述导体粒子的平均粒径的1/20～1/2的尺寸，上述第2共材料的平均粒径是烧结后的上述内部电极层的平均厚度的1/10～1/2的尺寸的导体糊剂的叠层型陶瓷电子部件的制造方法，本发明提供一种能够有效抑制裂纹的产生、降低短路不良率及耐压不良率并且具有高静电容量的叠层型陶瓷电容器等叠层型陶瓷电子部件的制造方法。 | ||
| 搜索关键词： | 叠层型 陶瓷 电子 部件 制造 方法 | ||
【主权项】：
1、一种叠层型陶瓷电子部件的制造方法，其中制造具有电介质层和内部电极层的叠层型陶瓷电子部件，该方法包括：形成烧结后将成为上述电介质层的生片的工序；使用导体糊剂，在上述生片上，以规定图形形成烧结后将成为上述内部电极层的烧结前电极层的工序；接连地层叠上述生片和上述烧结前电极层，形成生芯片的工序；和烧结上述生芯片的工序；其中，用于形成上述烧结前电极层的导体糊剂包含第1共材料，其至少由导体粒子和陶瓷粉末构成；和第2共材料，其由陶瓷粉末构成，具有比上述第1共材料大的平均粒径；上述第1共材料的平均粒径是上述导体粒子的平均粒径的1/20～1/2的尺寸；上述第2共材料的平均粒径是烧结后的上述内部电极层的平均厚度的1/10～1/2的尺寸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于TDK株式会社，未经TDK株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610146375.4/，转载请声明来源钻瓜专利网。
