[发明专利]延迟锁定环路电路有效
| 申请号： | 200610108732.8 | 申请日： | 2006-08-10 |
| 公开（公告）号： | CN1941170A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 崔勋;李在真 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C11/406;G11C11/4076;H03L7/08 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 李芳华;邸万奎 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有正常模式和省电模式的存储装置的DLL包括用于对外部时钟信号进行缓冲以输出内部时钟信号的时钟缓冲器。省电模式控制器响应于时钟启用信号而产生省电模式控制信号，以限定该正常模式或该省电模式。源时钟产生单元接收该内部时钟信号，以在该省电模式控制信号的控制下产生DLL源时钟信号。相位更新单元基于该DLL源时钟信号执行相位更新操作，以输出DLL时钟信号。 | ||
| 搜索关键词： | 延迟 锁定 环路 电路 | ||
【主权项】：
1.一种具有正常模式和省电模式的存储装置的延迟锁定环路(DLL)，包含：时钟缓冲器，其用于对外部时钟信号进行缓冲以输出内部时钟信号；省电模式控制器，其用于响应于时钟启用信号而产生省电模式控制信号，以限定该正常模式或该省电模式；源时钟产生单元，其用于接收该内部时钟信号，以在该省电模式控制信号的控制下产生DLL源时钟信号；和相位更新单元，其用于基于该DLL源时钟信号执行相位更新操作，以输出DLL时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610108732.8/，转载请声明来源钻瓜专利网。
- 上一篇：高强度铝合金焊丝及其制备方法
- 下一篇：太阳能电池板的防护装置
