[发明专利]在信息处理系统的处理器中发布指令的方法及设备无效
| 申请号： | 200610101961.7 | 申请日： | 2006-07-18 |
| 公开（公告）号： | CN1940861A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 乔纳森·J·德门特;克里斯托弗·M·阿伯内西;库尔特·A·费斯特;戴维·希皮 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邸万奎;黄小临 |
| 地址： | 美国纽*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种信息处理系统，包括不按照程序顺序发布指令的处理器。所述处理器包括发布队列，即使该队列中的一些指令对于发布未就绪，该队列也可以使指令朝向发布而前进。发布队列包括存储元件主阵列和连接于其的存储元件辅阵列。当主阵列的特定行包括对于发布未就绪的指令时，对于该指令，发生停顿情况。然而，为了防止整个发布队列和处理器停顿，主阵列另一行中的对于发布就绪的指令可以绕过包括该停顿或对于发布未就绪的指令的行。为了实现这种绕过，发布队列将对于发布就绪的指令移动到辅阵列的发布行，以便发布到适当的执行单元。因此，尽管存在停顿指令，但向执行单元的无序指令发布继续。 | ||
| 搜索关键词： | 信息处理 系统 处理器 发布 指令 方法 设备 | ||
【主权项】：
1、一种操作处理器的方法，包括：由指令提取单元从存储器提取指令，从而提供已提取指令；由解码器解码已提取指令，解码器将已解码指令提供到发布队列，所述发布队列包括存储元件主阵列和存储元件辅阵列；由主阵列将已解码指令存储到包括在主阵列中的存储元件行和列的矩阵中，以便无序发布到执行单元；由发布队列确定，主阵列是否被主阵列一行中的对于发布未就绪的第一指令所停顿，发布队列搜索主阵列的其他行，以定位对于发布就绪的第二指令；以及通过发布队列将第二指令转发到辅阵列以便发布到执行单元，而第一指令保留在主阵列中，从而绕过第一指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610101961.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种具有健脑作用的颗粒剂
- 下一篇：光插头用夹紧装置及具备其的显微干涉仪装置
