[发明专利]结构化ASIC器件的时钟信号网络有效
| 申请号： | 200610080933.1 | 申请日： | 2006-05-23 |
| 公开（公告）号： | CN1873579A | 公开（公告）日： | 2006-12-06 |
| 发明（设计）人： | 林翠佩;杜如敏;郭耀发;蔡家庆 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F1/10 | 分类号： | G06F1/10;G06F17/50 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 结构化ASIC器件的时钟分配电路包括一个确定部分和多个可配置部分。所述确定部分利用预定布置的导线段和缓冲器，用于将时钟信号分配到器件上的多个预定位置。从每个预定的位置，时钟分配电路的关联的可配置部分将时钟信号分配给任何时钟利用电路，该时钟利用电路在结构化ASIC的预定区域需要这个时钟信号，该结构化ASIC由那个预定的位置提供服务。 | ||
| 搜索关键词： | 结构 asic 器件 时钟 信号 网络 | ||
【主权项】：
1.一种用于结构化ASIC的时钟分配电路，包括：一确定部分，其可用于将时钟信号分配到所述结构化ASIC上彼此间隔的多个预定位置中的任何预定位置；和多个可配置部分，每个可配置部分与相应一个所述预定位置相关联，用于将从位于所述关联预定位置的所述确定部分接收到的时钟信号分配到时钟利用电路，该时钟利用电路可处于预定区域内的多个位置中的任何位置，该预定区域与所述关联预定位置相邻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610080933.1/，转载请声明来源钻瓜专利网。
- 上一篇：医用设备
- 下一篇：应用于光驱中偏心程度检测的方法及装置
