[发明专利]频率和电压缩放架构有效
| 申请号： | 200580033614.9 | 申请日： | 2005-11-14 |
| 公开（公告）号： | CN101036120A | 公开（公告）日： | 2007-09-12 |
| 发明（设计）人： | G·玛格里斯;J·冈萨雷斯;A·冈萨雷斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F1/12 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈斌 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于缩放至少一个微处理器的时钟域的频率和操作电压的方法和装置。尤其，本发明涉及把微处理器划分成时钟域和单独控制每个时钟域的频率和操作电压的技术。 | ||
| 搜索关键词： | 频率 电压 缩放 架构 | ||
【主权项】：
1.一种处理器，包括具有第一时钟信号频率和第一操作电压的第一时钟域；具有第二时钟信号频率和第二操作电压的第二时钟域；具有第三时钟信号频率和第三操作电压的第三时钟域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580033614.9/，转载请声明来源钻瓜专利网。
- 上一篇：图像编码装置、图像解码装置及它们的控制方法
- 下一篇：多配置可堆叠仪器模块
