[发明专利]节能的多比特δ－∑转换器

摘要

本发明涉及一种节能多比特δ－∑转换器(1)，包含：一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字－模拟转换器(4)；一个用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；一个用来对差分信号(Z1)进行滤波的滤波器(6)；一个用来对已滤波差分信号(Z2)进行数字转换，形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)。所述数字转换装置(7)具有若干比较器(21、22、23)，比较器将已滤波信号(Z2)与每个比较器(21、22、23)所属的相应的参考电位(U0、...U6)进行比较，每个比较器向解码器输出一个比较结果(V1、V2、V3)，解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD)，并且根据以前的比较结果对参考电位(U0、...U6)进行更新。

主权项

1、一种节能多比特δ-∑转换器(1)，包含：(a)一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；(b)一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4)；(c)用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；(d)用来对差分信号(Z1)进行滤波的滤波器(6)；(e)用来对已滤波差分信号(Z2)进行数字转换，以形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)；数字转换装置(7)具有数量为Y的比较器(21、22、23)，比较器将已滤波信号(Z2)与相应的比较器(21、22、23)所属的各个参考电位(U0、…U6)进行比较，每个比较器向解码器输出一个比较结果(V1、V2、V3)，解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD)，并且根据以前的比较结果对参考电位(U0、…U6)进行跟踪。