[发明专利]数字信号处理器可重构指令高速缓存部分的实现方法无效
| 申请号： | 200510030455.9 | 申请日： | 2005-10-13 |
| 公开（公告）号： | CN1746865A | 公开（公告）日： | 2006-03-15 |
| 发明（设计）人： | 陈进;陈薇薇;王琴 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F12/12 |
| 代理公司： | 上海交达专利事务所 | 代理人： | 王锡麟;王桂忠 |
| 地址： | 200240*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器技术领域的数字信号处理器可重构指令高速缓存部分的实现方法，在2路组相联高速缓存的基础上增加两块可重配置起始地址即高位匹配地址的直接映射高速缓存，直接映射高速缓存的打开与关闭以及起始地址均可配置。直接相联高速缓存必须在2路组相联高速缓存打开的情况下才可工作，直接相联高速缓存具有较高优先级，打开一块直接映射高速缓存与2路组相联高速缓存构成伪3路组相联高速缓存；打开两块直接映射高速缓存于2路组相联高速缓存构成伪4路组相联高速缓存，直接映射高速缓存的高位匹配地址是统一的。本发明针对数字信号处理器的特点，基于高速缓存组相联路数可选的思想，提供了结构灵活、实现简单、性能优化的低功耗伪多路组相联高速缓存。 | ||
| 搜索关键词： | 数字信号 处理器 可重构 指令 高速缓存 部分 实现 方法 | ||
【主权项】：
1、一种数字信号处理器可重构指令高速缓存部分的实现方法，其特征在于，在2路组相联高速缓存的基础上增加两块可重配置起始地址即高位匹配地址的直接映射高速缓存，直接映射高速缓存的打开与关闭以及起始地址均可配置，直接相联高速缓存必须在2路组相联高速缓存打开的情况下才可工作，直接相联高速缓存具有较高优先级，打开一块直接映射高速缓存与2路组相联高速缓存构成伪3路组相联高速缓存；打开两块直接映射高速缓存于2路组相联高速缓存构成伪4路组相联高速缓存，直接映射高速缓存的高位匹配地址是统一的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510030455.9/，转载请声明来源钻瓜专利网。
- 上一篇：光盘裂缝检测方法及光盘裂缝检测时光盘驱动器的控制方法
- 下一篇：电荷泵电路
