[发明专利]电路状态扫描链、数据采集系统和仿真验证方法

摘要

提供一种用于仿真验证集成电路设计的电路状态扫描链以及利用该扫描链的数据采集系统和仿真验证方法。上述集成电路包括多个寄存器及其对应的输入端组合逻辑和输出端组合逻辑，该扫描链结构包括对应每一寄存器所设第一复用模块及第二复用模块，通过第一复用模块及第二复用模块改变集成电路的工作模式，使集成电路有正常模式、保持模式及拍照模式三种工作模式，并在拍照模式下使寄存器构成一个扫描链环。

主权项

1.一种电路状态扫描链，设于被测设计内，该被测设计包括：多个寄存器以及与每个寄存器对应的输入端组合逻辑和输出端组合逻辑，每个寄存器的输出端口和与之相对应的输出端组合逻辑的输入端口连接，其特征在于，所述电路状态扫描链还包括与所述多个寄存器相对应的多个第一复用模块及多个第二复用模块，其中，每个寄存器与相应的一个第一复用模块和相应的一个第二复用模块相关，第一复用模块与第二复用模块都分别设有两个输入端口与一个输出端口，其中，各第一复用模块的第一输入端口和与之相应的寄存器的输出端口连接，各第一复用模块的第二输入端口与前一寄存器的输出端口连接，各第二复用模块的第一输入端口和与之相应的寄存器所对应的输入端组合逻辑的输出端口连接，各第二复用模块的第二输入端口和与之相应的第一复用模块的输出端口连接，各第二复用模块的输出端口和与之相应的寄存器的输入端口连接，位于扫描链最后的寄存器的输出端口与扫描链上第一个寄存器所对应的第一复用模块的第二输入端口连接。