[发明专利]在处理器中用于减少功耗的微变换检测缓冲器及微标记符有效

专利信息
申请号: 200480025291.4 申请日: 2004-06-04
公开(公告)号: CN1846200A 公开(公告)日: 2006-10-11
发明(设计)人: G·W·沈;S·C·尼尔森 申请(专利权)人: 先进微装置公司
主分类号: G06F12/10 分类号: G06F12/10
代理公司: 北京纪凯知识产权代理有限公司 代理人: 戈泊;程伟
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种处理器(10)包括高速缓存存储器(cache)(16)、第一变换检测缓冲器(Translation Look-aside Buffer;TLB)(30)以及标记符电路(tag circuit)(36)。该高速缓存存储器包括用于存储多条高速缓存线的数据存储器(20),以及用于存储多个标记符的标记符存储器(22)。这些标记符中的每一个标记符分别对应这些高速缓存线中的一条高速缓存线。该第一TLB(30)存储虚拟地址的多个页面部分,该页面部分用于识别多个虚拟页面,这些虚拟页面的物理地址存储在该第一TLB(30)中。该标记符电路(36)被设定为用于识别一条或一条以上的多条高速缓存线,这些高速缓存线存储在该高速缓存存储器(16)中以及在该多个虚拟页面内。为响应该第一TLB(30)中第一虚拟地址的击中及该标记符电路(36)中该第一虚拟地址的击中,该标记符电路(36)被设定为用于阻止在该高速缓存存储器中(16)的标记符存储器(22)作读取。
搜索关键词: 处理器 用于 减少 功耗 变换 检测 缓冲器 标记
【主权项】:
1.一种处理器(10),包括:高速缓存存储器(16),包括数据存储器(20)及标记符存储器(22),其中该数据存储器被设定为用于存储多条高速缓存线,而该标记符存储器被设定为用于存储多个标记符,多个标记符中的每一个标记符分别对应于多条高速缓存线中的一条;和标记符电路(36),被设定为用于检测高速缓存存储器(16)中第一虚拟地址对该多条高速缓存线的子集的击中;以及将该标记符电路(36)设定为用于避免该标记符存储器(22)的读取,以响应该标记符电路(36)中该第一虚拟地址的击中,其中该数据存储器(20)被设定为用于输出对应该第一虚拟地址的第一高速缓存线的至少一部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于先进微装置公司,未经先进微装置公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200480025291.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top