[实用新型]通讯波特率可任意设置的串行接口卡无效
| 申请号： | 200420110671.5 | 申请日： | 2004-12-03 |
| 公开（公告）号： | CN2750581Y | 公开（公告）日： | 2006-01-04 |
| 发明（设计）人： | 黄丽芳;纪华 | 申请（专利权）人： | 中国电子科技集团公司第五十研究所 |
| 主分类号： | H04L29/10 | 分类号： | H04L29/10 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 周成 |
| 地址： | 20006*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。因此，它可以大大增加串行接口卡的灵活性，在使用非标准波特率时，可以不需要对串行接口卡做任何硬件改动，直接通过程序控制就可以改变时钟频率，从而用任意波特率进行串行通信。 | ||
| 搜索关键词： | 通讯 波特率 任意 设置 串行 接口卡 | ||
【主权项】：
1、一种通讯波特率任意可设的串行接口卡，包括一外围驱动电路、一数字逻辑电路以及一时钟电路，外围驱动电路与数字逻辑电路之间通过并行数据线、以及控制信号线双向连接，时钟电路的时钟信号输出接至数字逻辑电路的时钟输入端，其特征在于：所述的时钟电路采用直接数字频率合成模块，该合成模块产生时钟信号送入数字逻辑电路的时钟输入端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十研究所，未经中国电子科技集团公司第五十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200420110671.5/，转载请声明来源钻瓜专利网。
