[发明专利]电路及相关方法无效
| 申请号： | 200410101985.3 | 申请日： | 2004-12-10 |
| 公开（公告）号： | CN1627644A | 公开（公告）日： | 2005-06-15 |
| 发明（设计）人： | B·J·帕特拉;J·C·斯托特 | 申请（专利权）人： | 惠普开发有限公司 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094;H03K19/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;陈景峻 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在电路100中填隙预放电的方法包括提供1001电路，该电路包括预充电节点102，它连接到可用于接收时钟评估输入周期的时钟评估节点101。均包括填隙节点104－1－4的多个下拉栈14－1－6、15－1－2互连在预充电节点102和地之间。各个下拉栈的填隙节点连接到选通15－3－4到地的填隙放电器装置17－1－2。该方法还包括在时钟评估输入周期的预充电阶段1002操作电路，包括对预充电节点1004和填隙节点104－1－4预充电，以及将下拉栈中装置和填隙放电器保持在高阻态1006。该方法还包括在时钟周期的评估阶段1007操作电路，包括通过下拉栈将预充电节点1010放电到地，以及通过填隙放电器装置17－1－2将填隙节点1014放电到地，从而排除电荷共享1015。 | ||
| 搜索关键词： | 电路 相关 方法 | ||
【主权项】：
1.一种用于评估逻辑电平输入信号的电路100，所述电路包括：预充电节点102；时钟评估节点101，连接成响应所述时钟评估节点101的逻辑电平而引起所述预充电节点充电；输出节点103，通过反相器逻辑子电路16-1、16-2连接到所述预充电节点102；多个逻辑输入信号节点105-1、105-2、106、107-1、107-2，它们配置为接收逻辑电平输入信号；以及与所述预充电节点102互连的多个下拉栈14-1...14-6、15-1、15-2，每个所述下拉栈包括填隙节点104-1、104-4，并连接成响应所述逻辑电平输入信号而将所述预充电节点放电到地；各个所述下拉栈的所述填隙节点104-1、104-4连接到填隙预充电器装置12-1、12-2，所述填隙预充电器装置还连接成响应所述时钟评估节点101的逻辑电平而将电荷传送给所述填隙节点；以及所述填隙节点连接到填隙放电器装置17-1、17-2，所述填隙放电器装置选通15-3、15-4到地，并连接成响应所述时钟评估节点101的所述逻辑电平将所述填隙节点放电到地。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠普开发有限公司，未经惠普开发有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410101985.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有更宽观看角度的平面内切换液晶显示设备
- 下一篇：聚合物膜
