[发明专利]外围设备互连总线除错装置及方法无效
| 申请号： | 200410091864.5 | 申请日： | 2004-12-24 |
| 公开（公告）号： | CN1797354A | 公开（公告）日： | 2006-07-05 |
| 发明（设计）人： | 王辉 | 申请（专利权）人： | 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司 |
| 主分类号： | G06F11/00 | 分类号： | G06F11/00;G06F11/32 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518109广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种外围设备互连(PCI)总线除错装置及方法。该装置包括一地址/数据锁存及译码电路、一地址/数据译码电路、一单步运行电路及一系统资料显示电路。地址/数据锁存及译码电路，用于锁存在PCI总线周期内上电自检产生的二进制地址及数据，并将该二进制地址及数据进行译码。单步运行控制电路，用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行，使得译码后的地址及数据处于显示并保持状态。系统资料显示电路，用于将来自地址/数据锁存及译码电路的地址及数据进行显示。本装置可实现总线周期期间锁存的地址、数据显示并保持于显示器上，从而为系统设备除错提供依据。 | ||
| 搜索关键词： | 外围设备 互连 总线 除错 装置 方法 | ||
【主权项】：
1.一种外围设备互连(PCI)总线除错装置，可以将总线周期期间锁存的地址、数据显示并保持，从而为除错提供依据，其特征在于，该装置包括：一地址/数据锁存及译码电路，用于锁存在PCI总线周期内上电自检产生的二进制地址及数据，并将该二进制地址及数据进行译码；单步运行控制电路，用于在PCI总线周期内产生单步运行控制信号控制单步运行状态的变换以及地址/数据锁存及译码电路的执行，使得译码后的地址及数据处于显示并保持状态；及一系统资料显示电路，用于将来自地址/数据锁存及译码电路译码后的地址及数据进行显示。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司，未经鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410091864.5/，转载请声明来源钻瓜专利网。
- 上一篇：防爆钢带快速防腐涂料
- 下一篇：主板功能测试板
