[发明专利]数字调制电路和方法以及数字解调电路和方法无效
| 申请号： | 200410084167.7 | 申请日： | 2004-10-15 |
| 公开（公告）号： | CN1610345A | 公开（公告）日： | 2005-04-27 |
| 发明（设计）人： | 佐佐木一二;高野正也 | 申请（专利权）人： | 索尼株式会社 |
| 主分类号： | H04L27/18 | 分类号： | H04L27/18 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 党建华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及数字调制电路和方法以及数字解调电路和方法，其中混频电路累加其频带受低通滤波器限制的频带的I信号(第一通道的数字信号)和第一载波信号以对其执行二相相移键控调制。加法器将位时钟信号BCK的基波分量加入到其频带通过另一低通滤波器限制的Q信号(第二通道的数字信号)中以获得综合的相加的信号。另一混频电路累加相加的信号和第二载波信号以对其执行二相相移键控调制。混频器的输出信号输入到另一加法器以便它们可以相加以获得QPSK信号作为调制的正交信号。QPSK信号包含了其频率是位时钟频率和载波频率之和以及它们之差的的频率信号。在解调时，载波信号和位时钟信号使用频率信号进行再现。 | ||
| 搜索关键词： | 数字 调制 电路 方法 以及 解调 | ||
【主权项】：
1.一种数字调制电路，包括：用于产生载波信号的载波信号发生器；用于将具有对应于预定的位速率的频率的位时钟信号加入到具有该预定的位速率的数字信号中的加法器；和用于将加法器的输出信号和通过载波信号发生器产生的载波信号累加以获得调制的数字信号的累加器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼株式会社，未经索尼株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410084167.7/，转载请声明来源钻瓜专利网。
