[发明专利]嵌入式图象处理器

摘要

本发明涉及多功能集成的嵌入式静态图像压缩系统，目的是构建低成本的可扩充性高速数字图像处理平台，采用通用DSP实现JPEG2000技术。本发明(1)图像采集模块包括视频解码器、视频采集可编程逻辑器件和与其相应的静态存储器，(2)图像压缩模块由包括预处理、小波变换、熵编码、码率控制和打包模块的数字信号处理器及相应的同步动态存储器组成，(3)数据传输模块由主控制器和通用串行总线控制器组成。本发明集图像采集、压缩、存储、传输为一体，采用150∶1的压缩比仍能保证重构图像画面圆润平滑、轮廓清晰、无“方块效应”、无颜色突变；可选择采集图像的分辨率、设定图像压缩比率，从而直观控制码流大小；压缩的数据流传输速率高达480Mbps。

主权项

1.一种嵌入式图像处理器，由图像采集模块、图像压缩模块、数据传输模块和供电模块四个部分组成，其特征在于：(1)图像采集模块包括视频解码器、视频采集可编程逻辑器件CPLD和与其相应的两片静态存储器SRAM，视频解码器将输入的模拟复合视频信号转换为符合CCIR656格式的数字视频流；CPLD采集图像、对数字视频流进行格式分析、将相应的亮度Y、色度U、饱和度V分量以4∶1∶1的格式存储在SRAM内，同一时刻一片SRAM用于采集视频图像，另一片SRAM用做DSP的图像缓冲区。(2)图像压缩模块由数字信号处理器DSP及相应的同步动态存储器SDRAM组成，数字信号处理器负责图像压缩，压缩后的数据存放于同步动态存储器，所述数字信号处理器作为JPEG2000编码器包括预处理、小波变换、熵编码、码率控制和打包四个模块，分别对亮度Y、色度U、饱和度V三个分量进行电平位移、小波变换、熵编码，然后将得到的所有码块的编码流根据码率控制要求进行分层组织，其中包括码流截断操作，编码器的输出即是打包后的分层位流，即压缩位流；(3)数据传输模块由主控制器Host Controller和通用串行总线USB2.O控制器组成，上电时通过HPI接口向DSP装载程序代码；工作时通过HPI接口将压缩控制参数传输到DSP，并通过HPI接口以DMA方式读取DSP压缩结果按照USB规范打包发送到主机。