[发明专利]码分多址系统传送矩阵系数计算

摘要

本发明揭示一种数据处理的设备和方法，其特别适用于分码、扰码和信道响应的结合卷积，以架构出系统传送系数矩阵，而仍旧能够维持和在分别执行每一卷积时相同的电路大小和执行时间。在此使用用于处理实数信道响应值的一缓存器以及用于处理虚数信道响应值的第二缓存器将信道响应移动通过卷积。为取代乘法器，将使用以金字塔方式连接的最佳最少数量加法器来执行码的增生，以简化构造。利用包含从二进制表示至复数表示而当成整个方法一部分的信道码转换，如此可从设备内消除不必要的加法器。

主权项

1.一种特别用于处理一系列数据值V1至Vx的设备，其中整数m从1到x的数据值Vm对应至复数Am+jBm，其中$j=\sqrt{-1},$ 具有2N位二进制值，其中N为大于1的整数，来产生一系列数据值V’1至V’y，其中每一整数p从1至y的数据值V’p对应至复数A’p+jB’p，该设备包含：一实数成分位移缓存器RR和一虚数成分位移缓存器RI；每一缓存器都具有一系列2N位置Ci，每一整数i都从1至2N；每一缓存器都分别随附一实数成分加法器电路RAR、RAI以及分别随附一虚数成分加法器电路IAR、IAI；每一加法器电路都具有一系列2N-1选择性可控制输入Ik，其中每一整数k从1至2N-1；该实数成分加法器电路RAR和缓存器RR耦合，如此输入Ik接收来自缓存器位置C2k-1的数据，其中每个整数k从1至2N-1；该虚数成分加法器电路IAR和缓存器RR耦合，如此输入Ik接收来自缓存器位置C2k的数据，其中每个整数k从1至2N-1；该实数成分加法器电路RAI和缓存器RI耦合，如此输入Ik接收来自缓存器位置C2k的数据，其中每个整数k从1至2N-1；该虚数成分加法器电路IAI和缓存器RI耦合，如此输入Ik接收来自缓存器位置C2k-1的数据，其中每个整数k从1至2N-1；每一输入都可通过每一缓存器位置随附的控制位来控制，其中该控制位会集合对应至2N位二进制值并且缓存器RR的位置Ci随附的每一控制位Bi和缓存器RI的对应位置Ci的该控制位Bi相同，其中每一整数i从1至2N，如此根据该控制位的值，该输入会接收来自其耦合位置的数据，当成该接收的数据的值或反向值；每一加法器电路都具有一输出，用于输出其个别可控制输入所接收的值总合；一实数成分结合器电路，其耦合至该实数成分加法器电路RAR、RAI 的该输出，用于输出一已处理值V’p的一结合实数成分值A’p；一虚数成分结合器电路，其耦合至该虚数成分加法器电路IAR、IAI的该输出，用于输出一已处理值V’p的一结合虚数成分值jB’p；以及该缓存器RR、RI可操作来将个别位置Ci-1至位置Ci的该数据位移，其中每一整数i从2至2N，并在位置C1内接收新数据而产生下一经处理的值V’p+1。