[发明专利]千兆位计费系统无效

专利信息
申请号: 02129312.0 申请日: 2002-08-30
公开(公告)号: CN1151633C 公开(公告)日: 2004-05-26
发明(设计)人: 张承;蒋东兴;刘启新 申请(专利权)人: 清华大学
主分类号: H04L12/14 分类号: H04L12/14
代理公司: 暂无信息 代理人: 暂无信息
地址: 100084北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 千兆位计费系统属于报文统计和计费技术领域,其特征在于,它含有:内、外网接口单元,包含依次互连的光电转换器和串并转换器;核心数据处理单元,它含有:分别与内、外网接口单元中串并转换器输出端依次串接的帧提取单元、权限搜索单元;分别与内、外网接口单元中串并转换器输入端依次串接的上述权限搜索单元、转发控制单元;分别顺次串接与上述帧提取单元和转发控制单元之间的报文缓冲单元;PCI总线接口单元;分别经内部总线与PCI接口单元、权限搜索单元相连的SRAM的和CAM的接口单元以及SRAM和CAM。转发控制单元可以根据控制字的要求把报文的基本信息发送到PCI单元,再通过PCI总线传到主机。它可以极大的降低主机负载,同时不影响正常的计费需求。
搜索关键词: 千兆 计费 系统
【主权项】:
1、千兆位计费系统,含有网络接口单元和数据处理单元,其特征在于,它含有:内网接口单元,包括和内网相连的光电转换器(1I)以及与该光电转换器(1I)互连的串并转换器(2I);外网接口单元,包括和外网相连的光电转换器(1E)以及与该光电转换器(1E)互连的串并转换器(2E);现场可编程门阵列FPGA制成的核心数据处理单元,包括分别依次与上述串并转换器(2I)、(2E)的输出端串接的帧提取单元(3I)、(3E)和权限搜索单元(4I)(4E),分别依次与上述串并转换器(2I)、(2E)的输入端串接的上述权限搜索单元(4E)(4I)和转发控制单元(5E)(5I),分别顺次串接于上述帧提取单元(3I)、(3E)与转发控制单元(5I)(5E)间的报文缓冲单元(6I)、(6E),PCI接口单元(7),分别依次同时经内部总线P1、P2与上述PCI单元(7)、权限搜索单元(4I)(4E)相连的,交互连接有静态随机存储器SRAM(10)的SRAM接口单元(8)和交互连接有内容寻址存储器CAM(11)的CAM接口单元(9);其中的权限搜索单元(4I)(4E)各含有:输入端与帧提取单元(3I)、(3E)的报文参数输出端相连,但输出端各自分别与SRAM接口单元(8)和CAM接口单元(9)互连的SRAM查询单元和CAM查询单元,以及输入端都与SRAM查询单元、CAM查询单元输出端相连,但输出端与转发控制单元(5I)(5E)的控制字输入端相连的控制字运算单元;SRAM(10)和CAM(11)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/02129312.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top