[实用新型]计算机硬加密内存装置无效
| 申请号： | 01220061.1 | 申请日： | 2001-04-25 |
| 公开（公告）号： | CN2483768Y | 公开（公告）日： | 2002-03-27 |
| 发明（设计）人： | 王本中;张群;赵霁 | 申请（专利权）人： | 王本中 |
| 主分类号： | G06F12/14 | 分类号： | G06F12/14;G06F12/16 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 130012 吉林省长*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种硬加密内存装置由微处理机、FPGA可编程逻辑器件、IC卡读写器及状态指示装置构成,微处理机标准输入输出总线和控制线接FPGA的数据控制线;FPGA的主板线接计算机主板的内存接口;FPGA的内存线接内存矩阵,IC卡读写器及状态指示装置的接口直接与微处理机的串并口相连。采用加密内存装置,实现了计算机的高速硬件加密,加密性能安全可靠,不易破解,在现有内存速率下面(133MHz)可达到4Gbit/S。 | ||
| 搜索关键词： | 计算机 加密 内存 装置 | ||
【主权项】：
1、一种计算机硬加密内存装置，其特征在于：由微处理机W、FPGA可编程逻辑器件F、IC卡读写器及状态指示装置D构成，微处理机W标准输入输出总线和控制线接FPGA的20根数据控制线；FPGA的32根主板线接计算机主板的内存接口；FPGA可编程逻辑器件32根内存线接内存矩阵，IC卡读写器及状态指示装置D的接口直接与微处理机W的串并口相连，振荡器S接为微处理机W和FPGA的时钟端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于王本中，未经王本中许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01220061.1/，转载请声明来源钻瓜专利网。
