[发明专利]一种快速大数模乘运算电路

摘要

一种可用集成电路实现的快速大数模幂运算的蒙哥马利模乘法实现电路,模的二进制数长度为n位,由n+2个基本处理单元(PE)连接而成,在最高位基本处理单元之后连接一个触发器D(100)。该电路在时钟信号控制下进行迭代运算,操作数B、M的二进制数的各位B[i]和M[i]并行输入各基本处理单元PEi,操作数A的二进制数的各位串行输入最低位基本处理单元PE0,第偶数个基本处理单元的触发时钟采用上升沿有效,第奇数个基本处理单元内的触发时钟采用下降沿有效。

主权项

1.一种大数模幂运算的蒙哥马利模乘法实现电路，模的二进制数长度为n位，由基本处理单元(PE)连接而成，在时钟信号控制下进行迭代运算，其特征在于所述蒙哥马利模乘电路包括n+2个基本处理单元，在最高位基本处理单元之后还连接一个触发器D(100)；处于所述蒙哥马利模乘电路中间位的基本处理单元PEi包括加法器ADDi、五个触发器D和两个与门，这里i＝1，2，…n；操作数A经过触发器D(105)后输向高一位基本处理单元，同时又跟操作数B[i]相与后输入加法器ADDi；中间参数Q经过触发器(106)后输向较高位，同时又跟操作数M[i]相与后输入加法器ADDi；两位进位信号C1[i]、C0[i]和运算结果P[i]，分别经过触发器(104、108、107)后同时输向加法器ADDi；加法器ADDi是两位加法器，进位中的高位C1[i]输向加法器的高位；输入数据经加法器运算后，得到一位结果数据P[i-1]和两位进位数据C0[i]、C1[i]；处于所述模乘电路最低位的基本处理单元PE0包括加法器ADD0、三个触发器D、三个与门和一个异或单元，操作数A和操作数B[0]相与后的结果再和运算结果P[0]分别同时输入异或单元，经异或单元运算后产生中间参数QPE0并输入触发器D(102)，经过触发器(102)后输向PE1，同时再与操作数M[0]相与后输入加法器ADD0；操作数A经过触发器D(101)后输向高位基本处理单元PE1，同时又跟操作数B[0]相与后输入加法器ADD0；运算结果P[0]经过触发器D(103)后输向加法器ADD0；加法器ADD0将三个输入信号相加，产生进位信号C[1]输向高位基本处理单元PE1；处于所述模乘电路最高位的基本处理单元PEn+1包括加法器ADD0和三个触发器D，两位进位信号C1[n+1]、C0[n+1]和运算结果P[n+1]，分别经过触发器D(109、111、110)后同时输向加法器ADDn+1，加法器ADDn+1将三个输入信号相加，输出进位信号C[n+2]和运算结果P[n]；所述基本处理单元PE0，…PEi，…PEn+1组成所述蒙哥马利模乘电路，低一位基本处理单元PEi的操作数A、结果数据P[i]和进位数据C0[i]、C1[i]以及中间参数Q分别同时输向高一位基本处理单元PEi+1，结果数据P[i]作为本单元的运算结果输向低一位基本处理单元PEi-1；操作数B、M的二进制数的各位B[i]和M[i]都是并行分别同时输入相应基本处理单元PEi，操作数A的二进制数的各位逐位串行输入最低位基本处理单元PE0，中间参数Q在最低位基本处理单元PE0中产生，操作数A和中间参数Q在时钟控制下不断向上一位基本处理单元传递；操作数B和M在最高位基本处理单元PEn+1以零输入；最高位处理单元PEn+1输出进位信号到其后的触发器D，该触发器的输出将信号返回到处理单元PEn+1，作为P[n+1]运算参数输入其中。