“S·C·J·查瓦利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]具有嵌入式电感器的无芯电子衬底-CN202280020471.1在审
发明人： S·加内桑;S·C·J·查瓦利;R·L·赞克曼;A·奥古斯丁;K·拉达克里希南 -专利权人：英特尔公司
申请日： 2022-02-09 - 公布日： 2023-10-27 - 主分类号： H01L23/64 文献下载
摘要：电感器可以形成在无芯电子衬底中，使得制造工艺不会导致电感器中使用的磁性材料浸出到镀覆和/或蚀刻溶液/化学物质中，并且导致独特的电感器结构。这可以通过用光刻工艺而不是标准激光工艺形成导电过孔，结合面板平坦化以防止磁性材料暴露于镀覆和/或蚀刻溶液/化学物质来实现。
具有嵌入式电感器电子衬底

[发明专利]堆叠式磁性电感器和方法-CN202211273061.6在审
发明人： N·艾哈迈德;K·O·李;S·C·J·查瓦利;V·波杜;K·巴拉斯;R·L·赞克曼 -专利权人：英特尔公司
申请日： 2022-10-18 - 公布日： 2023-05-23 - 主分类号： H01L23/64 文献下载
摘要：公开了一种电子设备和相关联的方法。在一个示例中，电子设备包括具有集成电感器的封装。在选定的示例中，封装包括芯层，所述芯层具有芯厚度和通孔。封装还包括在通孔内的电感器结构，使得电感器结构具有超过所述芯厚度的长度。
堆叠磁性电感器方法

[发明专利]嵌入式管芯架构和制作方法-CN202011015763.5在审
发明人： S·贾尼桑;R·L·桑克曼;S·C·J·查瓦利 -专利权人：英特尔公司
申请日： 2020-09-24 - 公布日： 2021-07-09 - 主分类号： H01L25/18 文献下载
摘要：本发明涉及嵌入式多管芯互连桥接架构及其制作方法。各种示例提供了半导体封装。该半导体封装包括衬底，所述衬底具有在x‑y方向上延伸的第一和第二相对的大体上平坦的主表面。该封装进一步包括桥接管芯，所述桥接管芯具有在x‑y方向上延伸的第三和第四相对的大体上平坦的主表面。桥接管芯的第三大体上平坦的主表面与衬底的第二大体上平坦的主表面直接接触。半导体封装进一步包括在z方向上延伸通过衬底的第一大体上平坦的主表面和桥接管芯的第四大体上平坦的主表面的穿硅通孔。半导体封装进一步包括耦合到穿硅通孔的电源、电耦合到桥接管芯的第一电子组件和电耦合到桥接管芯的第二电子组件。半导体封装进一步包括至少部分地包裹第一电子组件、第二电子组件和桥接管芯的包覆模制件。
嵌入式管芯架构制作方法

[发明专利]具有改进的顺应性的电互连-CN201980021136.1在审
发明人： S·K·阿卢尔;S·C·J·查瓦利 -专利权人：英特尔公司
申请日： 2019-05-21 - 公布日： 2020-11-13 - 主分类号： H01L23/528 文献下载
摘要：根据本公开的各种实施例，公开了一种具有衬底的导电柱。导电柱可以包括第一部分、第二部分和第三部分。第一部分和/或第三部分可以由可以相同或不同的导电材料形成。第二部分可以在第一部分和第三部分中间并且邻接第一部分和第三部分两者。第二部分可以包括由第二导电材料形成的焊料元件，第二导电材料不同于所述导电材料并且具有小于所述导电材料的刚度的第二刚度。
具有改进顺应性互连

[发明专利]使用球附接阵列连接天线和基座基板的天线封装-CN201780095384.1在审
发明人：姚计敏;S·M·利夫;W·J·兰贝特;张志超;R·L·赞克曼;S·C·J·查瓦利 -专利权人：英特尔公司
申请日： 2017-09-29 - 公布日： 2020-06-05 - 主分类号： H01Q9/04 文献下载
摘要：根据所公开的实施例，存在使用球附接阵列来连接封装的天线和基座基板的天线封装。一个示例是RF模块封装，所述RF模块封装包括：RF天线封装，所述RF天线封装具有在顶部和底部天线层之间的堆叠材料，以形成多个天线平面表面；基座封装，所述基座封装具有交替的图案化的导电层和电介质层，以通过基座封装形成布线；以及接合部，所述接合部在天线封装的底表面和基座封装的顶表面之间。
使用球附接阵列连接天线基座封装

[发明专利]用于堆叠封装的具有凹陷导电接触部的集成电路结构-CN201580080299.9在审
发明人： K-O·李;I·A·萨拉马;R·S·维斯瓦纳特;R·L·赞克曼;B·萨比;S·C·J·查瓦利 -专利权人：英特尔公司
申请日： 2015-06-25 - 公布日： 2018-01-30 - 主分类号： H01L23/13 文献下载
摘要：本文所公开的是用于堆叠封装(PoP)的具有凹陷的导电接触部的集成电路(IC)结构。例如，一种IC结构可以包括具有第一阻挡表面的IC封装；设置于第一阻挡表面中的凹陷，其中凹陷的底部包括第二阻挡表面；位于第一阻挡表面处的第一多个导电接触部；以及位于第二阻挡表面处的第二多个导电接触部。可以公开和/或主张其它实施例。
用于堆叠封装具有凹陷导电接触集成电路结构