“S·伐文达拉扬”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]自适应存储器镜像性能加速器-CN202310446570.2在审
发明人： S·伐文达拉扬;M·N·莫迪;P·S·叶亚迪·阿纳南塔 -专利权人：德州仪器公司
申请日： 2023-04-24 - 公布日： 2023-10-27 - 主分类号： G06F3/06 文献下载
摘要：一种自适应存储器镜像性能加速器AMMPA(106)包含集中式事务处置块(202)，所述集中式事务处置块将最频繁存取的存储器区(112)动态映射到更快存取存储器(108、110)中。技术在与较低延时相关联的存储器装置中创建所述最频繁存取的存储器区的影子副本(108、110)。针对其提供影子副本的所述区基于使用而动态更新，且所述技术对于不同的存储器分级是灵活的。
自适应存储器性能加速器

[发明专利]从块装置引导的方法及设备-CN202310390125.9在审
发明人： S·伐文达拉扬;M·N·莫迪;P·S·叶亚迪阿纳南塔;S·戈特加尔卡;K·漆尼什 -专利权人：德州仪器公司
申请日： 2023-04-12 - 公布日： 2023-10-20 - 主分类号： G06F13/34 文献下载
摘要：本公开的实施例涉及从块装置引导的方法及设备。一种实例设备包含：第一接口(126)，其经配置以耦合到处理器核心(112)；第二接口(120)，其经配置以耦合到经配置以存储包含一组切片(102A到102F)的映像的第一存储器(102)；第三接口(122)，其耦合到所述第一接口(126)，所述第三接口(122)经配置以耦合到第二存储器(106)；直接存储器存取电路(128)，其耦合到所述第二接口(120)及所述第三接口(122)且经配置以：从所述第二接口(120)接收事务，其中所述事务指定对所述一组切片(102A到102F)中的切片的读取；及基于所述事务：从所述第一存储器(102)读取所述切片；对所述切片执行实时操作；及将所述切片存储在所述第二存储器(106)中。
装置引导方法设备

[发明专利]多外围设备导出和/或多功能导出-CN202280009754.6在审
发明人： S·伐文达拉扬;K·V·A·伊斯拉埃尔·维贾伊本拉伊;M·N·莫迪;V·R·R·卡努穆里;C·D·斯图尔特 -专利权人：德州仪器公司
申请日： 2022-01-21 - 公布日： 2023-09-15 - 主分类号： G06F13/40 文献下载
摘要：提供了一种系统(300)。在一些示例中，该系统包括第一外围电路(370)和耦合到该第一外围电路的存储器管理电路(360)。该存储器管理电路包括将虚拟标识值与地址空间选择值相关联的第一表(362)。该系统还包括耦合到该存储器管理电路的事务映射器电路(342)。该事务映射器电路包括将虚拟标识值与总线‑设备‑功能值相关联的第二表。
外围设备导出多功能

[发明专利]用于多芯片传感器系统的集线器-CN202310070030.9在审
发明人： S·伐文达拉扬;M·莫迪 -专利权人：德州仪器公司
申请日： 2023-02-06 - 公布日： 2023-08-11 - 主分类号： G06F15/78 文献下载
摘要：本公开涉及用于多芯片传感器系统的集线器。提出一种集成电路[340]。所述集成电路[340]具有一组传感器输入接口[301、302]及输出接口[360、361]。所述集成电路[340]进一步具有含第一[351]及第二[352]存储器位置的存储器[350]。所述集成电路[340]进一步具有多芯片集线器模块，其具有含实时[311]及非实时[312]缓冲器两者的事务缓冲器[310]。所述多芯片集线器模块具有上下文映射器[330]、重新格式化模块[331]及错误处置模块[334]。所述上下文映射器[330]经配置以将数据映射到所述第一[351]或第二[352]存储器位置。所述多芯片集线器模块经配置以通过所述模块处理数据且将经处理数据提供到所述输出接口[360、361]。
用于芯片传感器系统集线器

[发明专利]外围组件互连快速外围共享-CN202080094552.7在审
发明人： S·伐文达拉扬;K·V·A·伊斯拉埃尔·维贾伊本拉伊;M·N·莫迪;J·A·T·约内斯 -专利权人：德州仪器公司
申请日： 2020-12-28 - 公布日： 2022-09-06 - 主分类号： G06F13/10 文献下载
摘要：一种外围代理子系统(306)放置于各自具有根控制器(312、316)的多个主机(302、304)与待共享的单根I/O虚拟化(SR‑IOV)外围装置(308)之间。所述外围代理子系统(306)提供用于耦合到所述SR‑IOV外围装置(308)或若干装置的端点(320)的根控制器(318)及用于耦合到所述主机(302、304)的所述根控制器(312、316)的多个端点(310、314)。所述外围代理子系统(306)视需要将SR‑IOV外围装置(308)的虚拟功能映射到所述多个端点(310、314)以允许所述虚拟功能被分配到所述主机(302、304)。接着，将所述SR‑IOV外围装置(308)的所述虚拟功能呈现给所述适当主机(302、304)作为物理功能或虚拟功能。
外围组件互连快速共享

[发明专利]外围组件互连(PCI)背板连接性芯片上系统(SoC)-CN201980070121.4在审
发明人： J·A·T·约内斯;S·伐文达拉扬;M·N·莫迪;K·V·A·伊斯拉埃尔·维贾伊本拉伊;B·D·科布;S·普拉萨德;G·R·舒尔茨;M·J·安布罗斯;J·塔库尔 -专利权人：德州仪器公司
申请日： 2019-12-13 - 公布日： 2021-06-04 - 主分类号： G06F13/16 文献下载
摘要：一种集成电路(120)包含互连通信总线(130)及耦合到所述互连通信总线(130)的外围组件互连PCI多功能端点MFN‑EP(122、124、126、128)。每一PCI MFN‑EP(122、124、126、128)包含多路复用装置、第一地址转译单元ATU及至少一个PCI功能电路。每一PCI功能电路包含另一ATU及基地址寄存器BAR。
外围组件互连 pci 背板连接芯片系统 soc